Diseño de bloques de RF de bajo consumo en inversión débil y moderada

Abstract

En este trabajo se analiza el diseño de bloques de circuitos CMOS de radiofrecuencia en la banda ISM de 910MHz, operando en las regiones de inversión débil o moderada de polarización del transistor MOS. Se presenta una herramienta de diseño de amplificadores que muestra la existencia de un diseño óptimo de mínimo consumo para una ganancia especificada y muestra además la viabilidad de operar en inversión moderada aun para frecuencias de 910MHz con tecnología de 0.35um. Con esta herramienta es posible comparar los compromisos de ganancia y consumo de distintas tecnologías en el espacio de diseño dado por el plano ID-gm/ID. Se presentarán las formulaciones, discusiones de límite de frecuencias para el cual el modelo del MOSFET utilizado (ACM) es válido y comparaciones con simulaciones utilizando BSIM3v3 [1]. Se mostrarán la comparación de tecnologías de 0.8um y 0.35um y la implementación en 0.35um de un amplificador de 2 dBm de potencia de salida, ganancia 40 V/V y un consumo total de 5.5 mA. Asimismo se mostrará el flujo de diseño y resultado para un VCO operando a 910MHz.