Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12008/42676
Cómo citar
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.author | Pérez Acle, Julio | es |
dc.contributor.author | Cantoro, Riccardo | es |
dc.contributor.author | Sánchez, Ernesto | es |
dc.contributor.author | Sonza Reorda, Matteo | es |
dc.date.accessioned | 2024-02-26T19:52:35Z | - |
dc.date.available | 2024-02-26T19:52:35Z | - |
dc.date.issued | 2015 | es |
dc.date.submitted | 20240223 | es |
dc.identifier.citation | Acle, J.P, Cantoro, R, Sanchez, E, Reorda, M.S. "On the functional test of the cache coherency logic in multi-core systems" Publicado en: Proceedings of the IEEE 6th Latin American Symposium on Circuits and Systems (LASCAS), Montevideo, Uruguay, 2015, pp. 1-4, doi: 10.1109/LASCAS.2015.7250453. | es |
dc.identifier.uri | https://hdl.handle.net/20.500.12008/42676 | - |
dc.description | Trabajo presentado en IEEE 6th Latin American Symposium on Circuits and Systems (LASCAS), Montevideo, Uruguay, 24-27 feb, 2015 | es |
dc.description.abstract | Multi-core systems are becoming particularly common, due to the high performance they can deliver. Their performance strongly depends on the availability of effective cache controllers, able to guarantee (among others) the coherence of the caches of the different cores. This paper proposes a method for the test of the cache coherence logic existing within each core in a multi-core system, resorting to a functional approach, this means that the method is based on the generation of a suitable test program, to be run in a coordinated manner on the cores composing the system. The method is able to detect hardware defects affecting this logic. The method was validated on a LEON3 multicore system. | es |
dc.language | en | es |
dc.rights | Las obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014) | es |
dc.subject.other | Electrónica | es |
dc.title | On the functional test of the cache coherency logic in multi-core systems | es |
dc.type | Ponencia | es |
dc.rights.licence | Licencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0) | es |
udelar.academic.department | Electrónica | - |
udelar.investigation.group | Electrónica Aplicada | - |
Aparece en las colecciones: | Publicaciones académicas y científicas - Instituto de Ingeniería Eléctrica |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | ||
---|---|---|---|---|---|
PCSS15.pdf | 236,17 kB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons