english Icono del idioma   español Icono del idioma  

Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/20.500.12008/42676 Cómo citar
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.authorPérez Acle, Julioes
dc.contributor.authorCantoro, Riccardoes
dc.contributor.authorSánchez, Ernestoes
dc.contributor.authorSonza Reorda, Matteoes
dc.date.accessioned2024-02-26T19:52:35Z-
dc.date.available2024-02-26T19:52:35Z-
dc.date.issued2015es
dc.date.submitted20240223es
dc.identifier.citationAcle, J.P, Cantoro, R, Sanchez, E, Reorda, M.S. "On the functional test of the cache coherency logic in multi-core systems" Publicado en: Proceedings of the IEEE 6th Latin American Symposium on Circuits and Systems (LASCAS), Montevideo, Uruguay, 2015, pp. 1-4, doi: 10.1109/LASCAS.2015.7250453.es
dc.identifier.urihttps://hdl.handle.net/20.500.12008/42676-
dc.descriptionTrabajo presentado en IEEE 6th Latin American Symposium on Circuits and Systems (LASCAS), Montevideo, Uruguay, 24-27 feb, 2015es
dc.description.abstractMulti-core systems are becoming particularly common, due to the high performance they can deliver. Their performance strongly depends on the availability of effective cache controllers, able to guarantee (among others) the coherence of the caches of the different cores. This paper proposes a method for the test of the cache coherence logic existing within each core in a multi-core system, resorting to a functional approach, this means that the method is based on the generation of a suitable test program, to be run in a coordinated manner on the cores composing the system. The method is able to detect hardware defects affecting this logic. The method was validated on a LEON3 multicore system.es
dc.languageenes
dc.rightsLas obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014)es
dc.subject.otherElectrónicaes
dc.titleOn the functional test of the cache coherency logic in multi-core systemses
dc.typePonenciaes
dc.rights.licenceLicencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0)es
udelar.academic.departmentElectrónica-
udelar.investigation.groupElectrónica Aplicada-
Aparece en las colecciones: Publicaciones académicas y científicas - Instituto de Ingeniería Eléctrica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato   
PCSS15.pdf236,17 kBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons