Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12008/21263
Cómo citar
Título: | MOSFET mismatch in weak/moderate inversion : model needs and implications for analog design |
Autor: | Flandre, Denis Serrano Gotarredona, T Linares-Barranco, B Silveira, Fernando Vancaillie, L |
Tipo: | Artículo |
Palabras clave: | MOSFET circuits, Analog design, Mismatch measurements |
Descriptores: | ELECTRÓNICA |
Fecha de publicación: | 2003 |
Resumen: | Based on mismatch measurements performed on very different CMOS technologies and large operating temperature range, we propose to model more adequately the mismatch in weak and moderate inversion by adding a new term related to the mismatch of the body effect factor dependence on the gate voltage. The model is introduced in a top-down analog design methodology, applied to the current mirror case, revealing some nonobvious design rules as well as typical misconceptions. |
Descripción: | Postprint Trabajo presentado en ESSCIRC 2004. 29th European Solid-State Circuits Conference, Estoril, Portugal, 2003 |
Editorial: | ESSCIRC |
Citación: | Flandre, D, Serrano Gotarredona, T., Linares-Barranco, B., Silveira, F, Vancaillie, L. MOSFET mismatch in weak/moderate inversion : model needs and implications for analog design [en línea] ESSCIRC 2004. 29th European Solid-State Circuits Conference, Estoril, Portugal, 2003 |
Departamento académico: | Electrónica |
Grupo de investigación: | Microelectrónica |
Aparece en las colecciones: | Publicaciones académicas y científicas - Instituto de Ingeniería Eléctrica |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | ||
---|---|---|---|---|---|
VSLSF03.pdf | 113,9 kB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons