Análisis de una cadena de inversores asimétricos como elemento de retardo

Abstract

El presente trabajo estudia una cadena de inversores asimétricos a ser empleada como elemento de retardo en circuitos integrados. Se desarrolla un estudio analítico que permite hallar una fórmula aproximada para el diseño, a la vez que deja ver que parámetros y cómo influyen en el tiempo de retardo. Nos interesa en particular generar retardos de tiempo independientes de variaciones en el proceso de fabricación. En este sentido la cadena de inversores asimétricos muestra ser poco sensible a variaciones en el VT de los transistores. La cadena de inversores asimétricos demuestra ser una solución eficiente en área y con una menor dispersión del tiempo de retardo en función de los parámetros de la tecnología, en comparación con otra clase de retardos sencillos analizados.