Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12008/41179
Cómo citar
Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.contributor.author | Torterolo, Juan Manuel | es |
| dc.contributor.author | Torterolo, Sebastián | es |
| dc.contributor.author | Etcheverry, Leonardo | es |
| dc.contributor.author | Pérez Acle, Julio | es |
| dc.date.accessioned | 2023-11-14T17:04:41Z | - |
| dc.date.available | 2023-11-14T17:04:41Z | - |
| dc.date.issued | 2012 | es |
| dc.date.submitted | 20231114 | es |
| dc.identifier.citation | Torterolo, J.M, Torterolo, S, Etcheverry, L, Pérez Acle, J. “Controlador de interrupciones para el protocolo Daisy Chain de Zilog”. VIII Southern Programmable Logic Conference, Bento Gonçalves, Brasil, 20-23 mar. 2012. | es |
| dc.identifier.uri | https://hdl.handle.net/20.500.12008/41179 | - |
| dc.description.abstract | Se presenta el desarrollo de un bloque controlador de interrupciones que cumple con el protocolo de arbitración de prioridades Daisy Chain de Zilog. El bloque realiza por hardware el arbitraje de prioridades entre interrupciones concurrentes y es fundamental para poder explotar el modo de interrupciones vectorizadas soportado por procesadores de Zilog. El diseño se hizo en lenguaje VHDL. El bloque fue integrado a un sistema basado en un procesador compatible con el procesador Z80 disponible en OpenCores. Fue sintetizado e instanciado en un FPGA y fue probado con éxito en diferentes escenarios. A partir del próximo semestre será utilizado en un curso introductorio de sistemas con microprocesadores. | es |
| dc.language | es | es |
| dc.relation.ispartof | VIII Southern Programmable Logic Conference, Bento Gonçalves, Brasil, 20-23 mar. 2012 | es |
| dc.rights | Las obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014) | es |
| dc.subject | Daisy Chain | es |
| dc.subject | Zilog | es |
| dc.subject | Controlador de interrupciones | es |
| dc.subject | FPGA | es |
| dc.subject.other | Electrónica | es |
| dc.title | Controlador de interrupciones para el protocolo Daisy Chain de Zilog | es |
| dc.type | Ponencia | es |
| dc.rights.licence | Licencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0) | es |
| udelar.academic.department | Electrónica | - |
| udelar.investigation.group | Electrónica Aplicada | - |
| Aparece en las colecciones: | Publicaciones académicas y científicas - Instituto de Ingeniería Eléctrica | |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
