Diseño de Circuitos Integrados para interfaz neural

Abstract

En la ultima decada se registra a nivel mundial un crecimiento importante de las investigaciones y potenciales aplicaciones de circuitos electronicos que interact uen con el sistema nervioso tanto con nes de investigacion en neurociencias, como con nes medicos u otros. Los avances vertiginosos en: miniaturizacion de los aparatos de registro de EEG y de otras formas de registro de la actividad del sistema nervioso, potencia de procesamiento, metodos de analisis de patrones, y conocimiento de la organizacion cerebral de las funciones cognitivas han reavivado el interes en desarrollar este tipo de aparatos. Uno de los desafos tecnicos mas importantes que plantea el procesamiento de estas señales neurales es lograr observar un numero alto de canales, a lo que se suman las exigencias de alcanzar los bajos niveles de ruido necesarios para trabajar con señnales tan pequeñas, resolver la integracion de altas constantes de tiempo en areas razonables, tener bajo consumo para poder actuar con fuentes pequeñas de energa y no generar calentamiento local de los tejidos. Asimismo, es fundamental que la electronica que procesa estas señales tenga alto CMRR para poder eliminar las señales de interferencia en modo comun y sea capaz de bloquear niveles de continua en la entrada mucho mayores a los niveles de señal. La presente tesis consistio en el diseño de un front-end para la adquisicion de señales neurales en un circuito integrado. El front-end se dividio en tres etapas: un preamplicador de bajo ruido, un ltro programable y un ltro de salida con alto rango lineal. El preamplicador se implemento hasta el nivel fsico y se envi o a fabricar. El resto de las etapas se implementaron y caracterizaron a nivel de esquematico. Se utilizo el proceso C5 0,50m de ON Semiconductor. Se utilizo una arquitectura para preamplicadores neurales, de tipo Gm-C que logra su caracterstica pasabanda de una forma eciente en terminos de area y consumo, permitiendo a la vez obtener altos valores de CMRR y bajos niveles de ruido. En el marco de esta tesis se caracterizo la arquitectura y se extendio su uso a ltros, mostrando su generalidad y versatilidad. En particular, se desarrollo la expresion analtica de la transferencia, la expresion de la frecuencia corte inferior y la condicion para evitar no linealidades de la tecnica aplicada para lograr la caracterstica pasabanda. Estos resultados permiten diseñar circuitos basados en esta arquitectura facilmente a partir de especicaciones. Asimismo, se exploraron tecnicas para programar su ganancia y su frecuencia de corte de superior. Se propusieron e implementaron mejoras a la arquitectura del preamplicador neural que permitieron bajar su consumo, su ruido y extender su ancho de banda. Estos cambios lograron que el preamplicador quede a nivel de otros en el estado del arte, e incluso en alguna dimension sea mejor. En efecto, de mantenerse las caractersticas simuladas en el circuito fabricado, superara a todos los circuitos reportados a la fecha, desde el punto de vista del consumo y el ruido para barrer el rango 0,1Hz 10kHz. El preamplicador de caracterstica pasabanda utilizado en la etapa de entrada del front-end presenta las siguientes caractersticas simuladas: ganancia en banda pasante 49,6dB, CMRR = 83dB, frecuencia de corte superior 9,6kHz y frecuencia de corte inferior 0,1Hz (con capacitor externo) y 18Hz (con capacitor integrado). Presenta un consumo de 8, 1A y un ruido equivalente a la entrada de 1,96Vrms, lo que se corresponde con un NEF = 2,191. Para la segunda etapa del front-end se dise~no un ltro pasabanda, cuya ganancia es programable entre 1V=V y 110V=V y su frecuencia de corte superior es programable entre 100Hz y 5kHz. Como etapa de salida, se dise~no un ltro pasabanda de alto rango lineal, que es capaz de manejar a su salida 0,97Vpp con una THD = 3,1 %. El front-end congurado para tener maxima ganancia (99,3dB) y maxima frecuencia de corte superior (5,2kHz), presenta una frecuencia de corte inferior de 20Hz (con capacitores totalmente integrados) y un CMRR = 82dB. Asimismo, presenta un consumo de 11, 2A y un ruido equivalente a la entrada de 1,46Vrms, lo que se corresponde con un NEF = 2,61. De mantenerse las caractersticas simuladas en el circuito fabricado, el front-end superara a todos los circuitos reportados a la fecha desde el punto de vista de la ganancia, igualando los mejores compromisos ruido-consumo y manteniendo una buena performance en las otras caractersticas. Por otra parte, la ganancia del front-end es programable entre 57,3dB y 99,3dB, su frecuencia de corte superior es programable entre 0,1kHz y 5,2kHz. El maximo consumo del front-end es 11,2A y su maximo ruido equivalente es 1,87Vrms. En resumen se propuso una solucion que alcanza, y en algun aspecto supera, el estado del arte en el tema, realizando aportes novedosos. En particular, se logro obtener un front-end integrado programable, que permite trabajar con un conjunto muy amplio de se~nales biopotenciales, brindando al usuario mucha exibilidad, aumentando signicativamente los contextos donde podra aplicarse.