english Icono del idioma   español Icono del idioma  

Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/20.500.12008/2789 Cómo citar
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.advisorOliver, Juan Pabloes
dc.contributor.authorDubourdieu Hourcade, Martín Ignacioes
dc.contributor.authorRomio Ravazzani, Alejandroes
dc.contributor.authorTaborda Bonilla, Rodrigo Martínes
dc.date.accessioned2014-11-24T22:10:09Z-
dc.date.available2014-11-24T22:10:09Z-
dc.date.issued2008es
dc.date.submitted20141202es
dc.identifier.citationDUBOURDIEU HOURCADE, M., ROMIO RAVAZZANI, A., TABORDA BONILLA, R. "PgVirtex 2". Tesis de grado. Montevideo : UR.FI.IIE, 2008.es
dc.identifier.urihttp://hdl.handle.net/20.500.12008/2789-
dc.description.abstractNuestro proyecto nace con la finalidad de poner en funcionamiento algunos de los periféricos existentes en la placa PgVirtex. Esta placa fue desarrollada en el Instituto de Ingeniería Eléctrica por un grupo de proyecto de fin de carrera en el año 2005. Cuenta con un FPGA de la familia VIRTEX-E de Xilinx y con algunos periféricos e interfaces como puerto serie, IRDA, USB, puertos Ethernet y PCI (Peripheral Component Interconnect). Las pruebas hechas para corroborar el funcionamiento de la placa fueron muy béasicas y si bien se utilizó en un proyecto de fin de carrera anterior al nuestro, alguno de los puertos de ésta nunca habían sido utilizados. Este es el caso de los puertos Ethernet, USB y bus PCI. En la primera parte del proyecto se hicieron funcionar 4 bocas Ethernet de la placa mediante un core implementado en el FPGA que se encarga de enviar y recibir paquetes. Luego se decidió hacer funcionar los mismos puertos Ethernet, pero esta vez implementando un SOC1 compuesto por un procesador y corriendo un sistema operativo Linux sobre el mismo que se encarga del envío y recepción de paquetes. En la última etapa, se logró diseñar un core que es capaz de recbir paquetes a través del puerto PCI de la placa, y utilizando el core diseñado en el primera parte del proyecto, enviarlos a través de los puertos Ethernet. Esta documentación está dividida en tres partes principales además de las conclusiones y los anexos. En cada una de las partes se pretende explicar lo realizado en cada una de las etapas del proyecto, lo cual incluye estudios de distintos chips, protocolos y diseño de cores en VHDL. Además el estudio y en algunos casos modificación de diseños no realizados por nosotros en VHDL y Verilog para adaptarlos a nuestros requerimientos.es
dc.format.mimetypeapplication/pdfes
dc.languageeses
dc.publisherUR.FI.IIEes
dc.rightsLas obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014)es
dc.titlePgVirtex 2es
dc.typeTesis de gradoes
thesis.degree.grantorUniversidad de la Republica (Uruguay). Facultad de Ingenieriaes
thesis.degree.nameIngeniero Electricistaes
dc.rights.licenceLicencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC BY-NC-ND 4.0)es
Aparece en las colecciones: Tesis de grado - Instituto de Ingeniería Eléctrica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato   
DRT08.pdf3,06 MBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons