english Icono del idioma   español Icono del idioma  

Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/20.500.12008/21280 Cómo citar
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.authorFerrer, Danieles
dc.contributor.authorGonzález, Ramiroes
dc.contributor.authorFleitas, Robertoes
dc.contributor.authorPérez Acle, Julioes
dc.contributor.authorCanetti, Rafaeles
dc.date.accessioned2019-07-03T16:36:20Z-
dc.date.available2019-07-03T16:36:20Z-
dc.date.issued2004es
dc.date.submitted20190703es
dc.identifier.citationFerrer, D., González, R, Fleitas, Roberto, Pérez Acle, J., Canetti, R. NeuroFPGA : Implementando redes neuronales artificiales en dispositivos lógicos programables [en línea] 1as. Jornadas sobre Electrónica Industrial y Control Automático, Montevideo, Uruguay, 2004.es
dc.identifier.urihttps://hdl.handle.net/20.500.12008/21280-
dc.description.abstractSe presenta una implementación FPGA de una red neuronal del tipo perceptrón multicapa. El sistema está parametrizado tanto en aspectos relacionados con la red neuronal (e.g.: cantidad de capas y cantidad de neuronas en cada capa) como en aspectos de implementación (e.g.: ancho de palabra, factores de pre-escalado y cantidad de multiplicadores disponibles). Esto permite utilizar el diseño para la realización de diferentes redes, o ensayar diferentes compromisos área-velocidad simplemente recompilando el diseño. Se utilizó aritmética de punto fijo con pre-escalado configurable para cada capa. El sistema fue testeado sobre una placa ARC-PC! de Altera'". Se implementaron varios ejemplos de diferentes dominios de aplicación, mostrando la flexibilidad y facilidad de uso del circuito obtenido. Se obtuvo una aceleración apreciable del algoritmo en comparación con una solución "solo software" basada en el toolbox de Matlab para redes neuronales, incluso apesar de que la placa utilizada es bastante antigua.es
dc.languageeses
dc.publisherUR. FINGes
dc.rightsLas obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014)es
dc.subject.otherELECTRÓNICAes
dc.titleNeuroFPGA : Implementando redes neuronales artificiales en dispositivos lógicos programableses
dc.typeArtículoes
dc.rights.licenceLicencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND)es
Aparece en las colecciones: Publicaciones académicas y científicas - Instituto de Ingeniería Eléctrica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato   
FGFPC04.pdf4,7 MBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons