

Universidad de la República Facultad de Ingeniería



P3DALS: Pedal Analógico Multiefecto para Guitarra Eléctrica

Memoria de proyecto presentada a la Facultad de Ingeniería de la Universidad de la República por

Facundo Rodríguez Nuin, Luisina Gómez Rivera, Rodrigo González Suárez

en cumplimiento parcial de los requerimientos para la obtención del título de Ingeniero Electricista.

TUTOR Germán Fierro...... Universidad de la República

TRIBUNAL

Guzmán Hernández	Universidad de la República
Ignacio Irigaray	Universidad de la República
Nicolás Pérez	Universidad de la República

Montevideo jueves 6 febrero, 2025 *P3DALS: Pedal Analógico Multiefecto para Guitarra Eléctrica*, Facundo Rodríguez Nuin, Luisina Gómez Rivera, Rodrigo González Suárez.

Esta tesis fue preparada en LATEX usando la clase iietesis (v1.1). Contiene un total de 154 páginas. Compilada el jueves 6 febrero, 2025. http://iie.fing.edu.uy/ Sean los orientales tan ilustrados como valientes.

José Gervasio Artigas

Esta página ha sido intencionalmente dejada en blanco.

Agradecimientos

Queremos agradecer a nuestros familiares, parejas, amigos, compañeros de trabajo y todas las personas que nos apoyaron durante la carrera. En particular le agradecemos a nuestro tutor Germán Fierro por acompañarnos y guiarnos a lo largo del proyecto.

También extendemos nuestros agradecimientos a todos los docentes y funcionarios no docentes que formaron parte de nuestro transcurso por la Facultad de Ingeniería, quienes mediante su esfuerzo en el día a día generaron las condiciones para que podamos estudiar esta carrera, incluso en los escenarios más adversos como el de la pandemia. Le agradecemos a todos las personas que integraron el equipo de OpenFing, dado que su trabajo generó un insumo fundamental para nuestro aprendizaje.

Finalmente, le agradecemos a todos los trabajadores que hacen posible el sostén de nuestra Universidad de la República, generando el acceso a una educación pública, gratuita, y de calidad.

Esta página ha sido intencionalmente dejada en blanco.

Resumen

Este proyecto consiste en el desarrollo de un pedal de guitarra eléctrica analógico de tipo *true bypass*, que implemente las funciones de *booster*, *overdrive* y *analog delay*. Se busca obtener un pedal competitivo en el mercado, cumpliendo con las especificaciones, estándares de calidad y características técnicas que los usuarios esperan de los productos comerciales. Por ello, el diseño no se limita al estudio eléctrico del circuito.

Se exploraron métodos por simulación que permitan escuchar los diseños (al procesar en estos el sonido de la guitarra eléctrica) antes de su eventual implementación física. Particularmente, se analizó el uso de las herramientas de software *LTspice* y *LIVEspice* con este fin. El objetivo de esta exploración fue determinar si el audio obtenido a partir de la simulación es similar al obtenido con la implementación del circuito en una *protoboard* o PCB. Para evaluar este objetivo se utiliza como figura de mérito el resultado del algoritmo *Perception Evaluation of Audio Quality* (PEAQ), que evalúa mediante el parámetro ODG en una escala numérica entre 0 y -4, si dos sonidos son perceptiblemente diferentes. Adicionalmente, se propone una metodología para realizar esta evaluación.

El presente proyecto incluyó la implementación física del pedal multiefecto en un chásis robusto, que incluye tres secciones de procesamiento de señal en cascada; éstas son, etapas de *booster*, *overdrive* y *analog delay*. Adicionalmente, el pedal incluye la posibilidad de cambiar (vía *switch*) entre dos *boosters* diseñados, con lo que el dispositivo cuenta en total con cuatro diseños integrados. Los detalles de diseño son presentados en cada sección.

En particular, para los *boosters*, se buscó implementar uno de ellos con amplificadores operacionales integrados y el otro con componentes discretos, con el fin de explorar si el sonido se ve afectado según la tecnología utilizada. Esto se evaluó con el uso del algoritmo de PEAQ. Ambos *boosters* implementados tienen características similares como rangos de ganancia (1,7 dB a 21,5 dB), y anchos de banda ($\sim 20 Hz$ a 20 kHz), y ambos cuentan con una etapa de dos bandas de ecualización (graves y agudos).

La etapa de overdrive contiene controles *drive*, tono y volumen, como es usual en este tipo de pedales; así como con el *analog delay*, contiene controles de: *delay* que determina el tiempo máximo de retardo, *echo* que establece la intensidad de la primer repetición; y *feedback*, que modifica la intensidad de todas las repeticiones. En el documento se introducen estas características usuales del efecto *analog delay*.

En cuanto a resultados, los efectos de *booster* y *overdirve* son simulados, y en ambos casos con el uso del PEAQ se obtiene un ODG promedio de -3, lo que

indica que los sonidos obtenidos a partir de la simulación y del circuito montado en una PCB son perceptiblemente diferentes. Además, se utilizó el algoritmo PEAQ para comparar el sonido producido por ambos circuitos de *booster*, obteniendo que sí presentan diferencias perceptibles, con un ODG promedio de -3,3.

Se implementaron los tres circuitos en una PCB que fue diseñada para cumplir con requerimientos que permitan el ensamblaje, testeo y manufactura, así como su montaje en un chasis, y la minimización de los efectos de interferencias electromagnéticas. La implementación mecánica es robusta, lo que permite el uso del dispositivo al igual que un pedal comercial.

Se obtuvo finalmente un pedal que funciona como se espera para cada uno de los efectos de forma independiente, así como en conjunto, y que cumple con los objetivos propuestos a nivel eléctrico, físico y sonoro.

Glosario

- Bass: Banda de frecuencias bajas de una guitarra eléctrica. Sínónimos: Bajos, graves.
- **DAW**: Estación de Audio Digital (*Digital Audio Workstation*).
- **DFA**: Design For Assembly.
- **DFM**: Design For Manufacturing.
- **DFT**: Design For Testing.
- **Floorplanning**: Representación esquemática del posicionamiento tentativo de los componetnes que integran una *PCB*.
- Footprint: Ubicación de los pads asociados a los componentes de una *PCB*.
- Footswitch: Interruptor accionado típicamente con el pie.
- IC: Circuito integrado Sínónimos: Integrado.
- Medios: Banda de frecuencias medias de una guitarra eléctrica.
- Level: Amplitud de una señal eléctrica a la salida de un circuito. Sínónimos: Volumen.
- Limpio: Sonido producido por una guitarra eléctrica sin ser afectado por un pedal o amplificador que distorsione la señal.
- **PEAQ**: Perceptual Evaluation of Audio Quality.
- Treble: Banda de frecuencias altas de una guitarra eléctrica. Sínónimos: Altos, agudos.
- **Trough hole**: Componentes con terminales largas y delgadas, que permiten su uso en *protoboards*, placas universales y *PCB's*.
- **True bypass**: Switch que al accionarse desconecta físicamente sus terminales.

Esta página ha sido intencionalmente dejada en blanco.

Ag	grade	ecimientos	III
Re	esum	en	v
Gl	losari	io	VII
1.	Intr	oducción	1
	1.1.	Contexto y Motivación	1
	1.2.	Objetivos	2
		1.2.1. Objetivos Generales	2
		1.2.2. Objetivos Específicos	4
	1.3.	Alcance	5
	1.4.	Principio de Funcionamiento de una Guitarra Eléctrica	6
	1.5.	Modelado de una Pastilla de Guitarra Eléctrica	6
2.	Her	ramientas de Simulación por Software	9
	2.1.	Introducción	9
	2.2.	Flujo de Trabajo por Simulaciones	10
	2.3.	Simuladores Explorados	10
		2.3.1. LiveSPICE	10
		2.3.2. LTspice IV	11
	2.4.	PEAQ - Perception Evaluation of Audio Quality	11
	2.5.	Procedimiento	11
3.	Boo	ster	15
	3.1.	Introducción	15
	3.2.	Revisión de Algunos Pedales en el Mercado	15
		3.2.1. Booster de Estudio 1	16
		3.2.2. Booster de Estudio 2	16
		3.2.3. Booster de Estudio 3	16
	3.3.	Diseños Propuestos	16
		3.3.1. Requerimientos	17
		3.3.2. Diseño 1	18
		3.3.3. Diseño 2	22
		3.3.4. Circuito de Tono	24
	3.4.	Simulaciones	26

	3.5.	Resultados Experimentales 2	$^{!7}$
	3.6.	PEAQ	9
	3.7.	Análisis de los Resultados	1
		3.7.1. Simulaciones	3
		3.7.2. Resultados experimentales	4
		3.7.3. PEAQ	5
		·	
4.	Ove	erdrive 3	7
	4.1.	Introducción	7
	4.2.	Topologías de Clipping	8
	4.3.	Principio de Funcionamiento	8
	4.4.	Revisión de Algunos Pedales en el Mercado	1
		4.4.1. Overdrive de Estudio 1	1
		4.4.2. Overdrive de Estudio 2	1
		4.4.3. Overdrive de Estudio 2	1
	4.5.	Diseño	2
	1.0.	4 5 1 Bequerimientos	2
		452 Buffer de Entrada	3
		4.5.3 Etapa de Clipping	4
		454 Etapa de Tono	7
		4.5.5 Buffer de Salida	8
	4.6	Simulaciones	0
	4.0.	4.6.1 Impedancia de Entrada	0
		4.6.2 Capandia	: <i>3</i> :1
		4.0.2. Gallalicia	1
		4.6.4 Impedancia da Salida	1 1
	4 7	A.0.4. Impedancia de Sanda	1
	4.7.	4.7.1 Investigation of Extende	า เก
		4.7.1. Impedancia de Entrada $\dots \dots \dots$	2 2
		4.7.2. Ganancia	2
		4.7.3. Distorsion Armonica	.ວ `ຄ
	4.0	4.7.4. Impedancia de Salida	3
	4.8.	PEAQ	4
	4.9.	Análisis de los Resultados	4
5	Ano	alog Delay	7
J.	Alla	Ovérenez 5	7
	5.1. 5.9	Dringenes	0
	0.2. E 9	Principio de Funcionamiento	0
	5.5.	Revision de Algunos Pedales en el Mercado	0
		5.3.1. Analog Delay de Estudio 1	0
		5.3.2. Analog Delay de Estudio 2	0
	5.4.	Integrados Particulares	1
		5.4.1. MN3005	1
		5.4.2. MN3101	2
		5.4.3. NE571	3
	5.5.	Requerimientos	4
	5.6.	Análisis de Diseño	5

5001 Enduat 68 5.6.2. Compresor 68 5.6.3. Filtro Pre-Muestreo 71 5.6.4. Desplazamiento de Muestras 72 5.6.5. Filtro Post-Muestreo 74 5.6.6. Expansor 75 5.6.7. Control de Feedback y Echo 76 5.6.8. Salida 77 5.7. Testeo y Regulación 78 5.7.1. Problemas con el Prototipo de Test 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5.1. Circuitos de Interconexión de Efectos <td< th=""><th></th><th></th><th>5.6.1</th><th>Entrada</th><th></th><th></th><th></th><th></th><th></th><th>65</th></td<>			5.6.1	Entrada						65
5.6.2.Filtro Pre-Muestreo715.6.3.Filtro Pre-Muestreo745.6.4.Desplazamiento de Muestras725.6.5.Filtro Post-Muestreo745.6.6.Expansor755.6.7.Control de Feedback y Echo765.6.8.Salida775.7.Testeo y Regulación785.7.1.Problemas con el Prototipo de Test.785.7.2.Ajuste DC en la Entrada del MN3005795.7.3.Ajuste de Frecuencia de Reloj805.7.4.Minimización de Efectos de Reloj805.8.7.4.Sperimentales y Análisis805.8.1.Impedancia de Entrada y Salida815.8.2.Cancelación de Reloj815.8.3.Medida del Tiempo de Retardo816. Diseño de la Placa de Circuito Impreso856.1.Introducción856.2.Requerimientos876.4.Elección de los Componentes916.5.1.Circuitos de Interconexión de Efectos946.5.2.Circuitos de Interconexión de Booster967.1.Introducción977.2.Requerimientos987.3.1.Conclusiones técnicas919.1.Conclusiones técnicas998.Hoja Técnica1018.1.Especificaciones técnicas1059.2.Trabajo Futuro1059.1.Conclusiones1059.2.Trabajo Futuro107A.			5.6.2	Compresor	•	•	·	•	•	68
5.6.4. Desplazamiento de Muestras 72 5.6.5. Filtro Post-Muestreo 74 5.6.6. Expansor 75 5.6.7. Control de Feedback y Echo 76 5.6.8. Salida 77 5.7. Testeo y Regulación 78 5.7.1. Problemas con el Prototipo de Test 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6.1. Introducción 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5.1. Circuitos de Interconexión de Efectos 94 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuitos de Interconexión de Efectos 94 6.5.3			5.6.3	Filtro Pre-Muestreo	•	•	•	•	•	71
5.0.4.Desphatamento de Muestras125.6.5.Filtro Post-Muestreo745.6.6.Expansor755.6.7.Control de Feedback y Echo765.6.8.Salida775.7.Testeo y Regulación785.7.1.Problemas con el Prototipo de Test785.7.2.Ajuste DC en la Entrada del MN3005795.7.3.Ajuste de Frecuencia de Reloj805.7.4.Minimización de Efectos de Reloj805.8.Seultados Experimentales y Análisis805.8.S.Perimentales y Análisis805.8.S.Perimentales y Análisis805.8.S. Medida del Tiempo de Retardo816.Diseño de la Placa de Circuito Impreso856.1.Introducción856.2.Requerimientos856.3.Diseño del Dispositivo876.4.Elección de los Componentes916.5.2.Circuitos de Interconexión de Efectos946.5.3.Circuitos de Interconexión de Efectos946.5.3.Circuitos de Interconexión de Efectos987.3.Diseño del Dispositivo987.3.1.Conclusiones987.3.2.Controles987.3.2.Controles987.3.2.Controles987.3.2.Controles919.3.4.Conclusiones y Trabajo Futuro1059.4.Liscño I de booster1099.5.Trabajo Futuro107 <td></td> <td></td> <td>5.6.4</td> <td>Desplazamiento de Muestras</td> <td>•</td> <td>·</td> <td>·</td> <td>•</td> <td>•</td> <td>72</td>			5.6.4	Desplazamiento de Muestras	•	·	·	•	•	72
5.0.5. Filto Forschlusster 74 5.6.6. Expansor 75 5.6.7. Control de Feedback y Echo 76 5.6.8. Salida 77 5.7. Testee y Regulación 78 5.7.1. Problemas con el Prototipo de Test 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6.1. Introducción 85 6.3. Diseño de la Placa de Circuito Impreso 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5.1. Circuitos Auxiliares 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuitos de Interconexión de Efectos 94 6.5.2. Circuitos de Interconexión de Booster 96 7.3.			5.0.4.	Eiltre Dest Muestree	•	·	·	•	•	74
3.0.0. Expansor 79 5.6.7. Control de Feedback y Echo 76 5.6.8. Salida 77 5.7. Testeo y Regulación 78 5.7.1. Problemas con el Prototipo de Test 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7.1. Introducción 97 7.2. Requerimientos 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.3. Conct			5.0.5. 5.c.c	Filtro Post-Muestreo	·	·	·	•	·	74
5.6.7. Control de <i>Peedback</i> y <i>Echo</i> 76 5.6.8. Salida 77 5.7. Testeo y Regulación 78 5.7.1. Problemas con el Prototipo de Test 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste DC en la Entrada del MN3005 79 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. 6.1. Introducción 85 6.2. Requerimientos 87 6.4. Elección de los Componentes 91 6.5.1. Circuitos duxiliares 93 6.5.2. Circuito de Filtrado de la Alimentación 93 6.5.3. Circuito de Selección de Booster 96 7.1. Introducción 97 7.1. 7.3. Diseño Mecánico 97			5.6.6.	Expansor	·	•	·	•	•	75
5.6.8. Salida 77 5.7. Testeo y Regulación 78 5.7.1. Problemas con el Prototipo de Test 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos du Iliares 94 6.5.3. Circuito de Selección de Booster 96 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.2. Contr			5.6.7.	Control de Feedback y Echo	•	·	·	•	·	76
5.7. Testeo y Regulación 78 5.7.1. Problemas con el Prototipo de Test 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 98 7.3.1. Concetores e indicadores 98 7.3.2. Controles 98			5.6.8.	Salida	·	·	·	•	·	77
5.7.1. Problemas con el Prototipo de Test. 78 5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 87 6.4. Elección de los Componentes 91 6.5. Circuito de Filtrado de la Alimentación 93 6.5.1. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7		5.7.	Testeo	y Regulación	•	·	·	•	·	78
5.7.2. Ajuste DC en la Entrada del MN3005 79 5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño de la Omponentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 105 9.3.1. Conclusion			5.7.1.	Problemas con el Prototipo de Test	•	·	·	•	·	78
5.7.3. Ajuste de Frecuencia de Reloj 80 5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 105 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabaj			5.7.2.	Ajuste DC en la Entrada del MN3005	•	•	•	•	•	79
5.7.4. Minimización de Efectos de Reloj 80 5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuitos de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 8.1. Especificaciones técnicas 105 9.2. Trabajo Futuro 107 9.4.1.1. Etapa de Filtrado 109 A.1.1. Etapa de Filtrado <td< td=""><td></td><td></td><td>5.7.3.</td><td>Ajuste de Frecuencia de Reloj</td><td>•</td><td>•</td><td>•</td><td>•</td><td>•</td><td>80</td></td<>			5.7.3.	Ajuste de Frecuencia de Reloj	•	•	•	•	•	80
5.8. Resultados Experimentales y Análisis 80 5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 98 7.3. Diseño del Dispositivo 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 105 9.2. Trabajo Futuro 105 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109			5.7.4.	Minimización de Efectos de Reloj			•	•	•	80
5.8.1. Impedancia de Entrada y Salida 81 5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuitos de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción . 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		5.8.	Result	tados Experimentales y Análisis			•			80
5.8.2. Cancelación de Reloj 81 5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 8.1. Especificaciones técnicas 105 9.2. Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abjerto de la etapa amplificadora 110			5.8.1.	Impedancia de Entrada y Salida			•			81
5.8.3. Medida del Tiempo de Retardo 81 6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abjerto de la etapa amplificadora 110			5.8.2.	Cancelación de Reloj						81
6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110			5.8.3.	Medida del Tiempo de Retardo						81
6. Diseño de la Placa de Circuito Impreso 85 6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110				-						
6.1. Introducción 85 6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8. Hoja Técnica 101 9. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa ampl	6.	Dise	eño de	e la Placa de Circuito Impreso						85
6.2. Requerimientos 85 6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		6.1.	Introd	lucción	•	•	•	•	•	85
6.3. Diseño del Dispositivo 87 6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		6.2.	Reque	erimientos	•		•	•	•	85
6.4. Elección de los Componentes 91 6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		6.3.	Diseño	o del Dispositivo		•	•	•	•	87
6.5. Circuitos Auxiliares 93 6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.2. Controles 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9.1. Conclusiones y Trabajo Futuro 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de <i>booster</i> 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		6.4.	Elecció	ón de los Componentes $\ldots \ldots \ldots \ldots \ldots \ldots$						91
6.5.1. Circuito de Filtrado de la Alimentación 93 6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abjerto de la etapa amplificadora 110		6.5.	Circuit	itos Auxiliares						93
6.5.2. Circuitos de Interconexión de Efectos 94 6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abjerto de la etapa amplificadora 110			6.5.1.	Circuito de Filtrado de la Alimentación						93
6.5.3. Circuito de Selección de Booster 96 7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110			6.5.2.	Circuitos de Interconexión de Efectos						94
7. Diseño Mecánico 97 7.1. Introducción 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Diseño 1 de booster 109 A.1.2. Lazo abierto de la etapa amplificadora 110			6.5.3.	Circuito de Selección de Booster	•		•	•	•	96
7.1. Introducción	7	Dise	ño Me	ecánico						97
7.1. Infordation 1.1.1. Etapa de Filtrado 97 7.2. Requerimientos 97 7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110	••	7 1	Introd	lucción						97
7.3. Diseño del Dispositivo 98 7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		7.2	Reque	rimientos	•	•	•	•	·	97
7.3.1. Conectores e indicadores 98 7.3.2. Controles 99 8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		7.2.7	Disoño	a del Dispositivo	•	•	•	•	·	08
7.3.1. Confectores e indicadores		1.5.	7 2 1	Conceptores a indicadores	•	·	·	•	•	90
8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110			7.3.1.		·	·	•	•	•	90
8. Hoja Técnica 101 8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110			1.3.2.	Controles	•	•	•	•	•	99
8.1. Especificaciones técnicas 101 9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110	8.	Hoj	a Técn	nica						101
9. Conclusiones y Trabajo Futuro 105 9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		8.1.	Especi	ificaciones técnicas	•	•	•	•	•	101
9.1. Conclusiones 105 9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110	9.	Con	clusior	nes y Trabajo Futuro						105
9.2. Trabajo Futuro 107 A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		9.1.	Conclu	usiones						105
A. Cálculos Teóricos Booster 109 A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110		9.2.	Trabaj	jo Futuro				•		107
A.1. Diseño 1 de booster 109 A.1.1. Etapa de Filtrado 109 A.1.2. Lazo abierto de la etapa amplificadora 110	Α.	Cál	culos T	Teóricos Booster						109
A.1.1. Etapa de Filtrado	•	A.1	Diseño	o 1 de <i>booster</i>		ŗ				109
A.1.2. Lazo abierto de la etapa amplificadora			A.1.1	Etapa de Filtrado			•	•	•	109
			A 1 9	Lazo abierto de la etapa amplificadora	•	•	•	•	•	110

		A.1.3.	Ι	Lŧ	ìΖ	б	ce	rra	ad	0	de	e l	\mathbf{a}	et	ta	pa	a a	an	nŗ	oli	fie	ca	ıd	oı	ca													112
	A.2.	Circuit	to) (de	Т	0	no														•																112
		A.2.1.	(Cı	ue	nt	a	зł	baj	jo	s .																											112
		A.2.2.	(Cı	ue	\mathbf{nt}	a	5 a	alt	os											•																	113
		A.2.3.	F	Fi	gι	ırŧ	as	re	ele	eva	an	te	\mathbf{s}									•																114
	A.3.	Impeda	ar	nc	cia	ı d	le	er	ntr	ra	da	•	•			•	•		•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•		•	•	114
в.	Dise	eño de	la	a	Ρ	۲ C	Έ	3																														117
	B.1.	Circuit	to) (de	А	۱li	m	en	tε	nci	óı	1						•		•	•	•	•				•	•					•				117
	B.2.	Figura	ıs	d	le	la	F	۲C	В		•		•	•		•	•		•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	120
C.	Guía	a de A	r	m	ıa	do	D																															123
Re	ferer	ncias																																				129
Íno	dice	de tab	ola	ıs	;																																	133
Íno	dice	de figu	ır	a	s																																	135

Capítulo 1

Introducción

1.1. Contexto y Motivación

A lo largo de la evolución de la música moderna, se ha explorado constantemente la innovación sonora a través del uso de nuevas tecnologías; con ello surge el desarrollo de los pedales de efectos de guitarra.

Los pedales de efecto son dispositivos electrónicos, que modifican la señal de la guitarra eléctrica en tiempo real, para producir sonidos diversos. Mediante controles, el usuario puede modificar las características del efecto. Estos dispositivos se conectan entre la guitarra y el amplificador como se muestra en la Figura 1.1, generalmente ubicados en el suelo donde pueden ser accionados con el pie, mientras el músico utiliza la guitarra [1].

Desde la aparición del primer pedal en 1941, *DeArmond Tremolo Control* [3], los pedales han impactado profundamente en géneros como rock, blues, heavy metal, entre otros. Estos han evolucionado de pedales analógicos de un solo efecto, a pedales digitales que proporcionan gran variedad de efectos incorporados en un único dispositivo. A pesar de la gran cantidad de virtudes de los pedales digitales, los pedales analógicos siguen siendo elegidos hoy en día por gran parte de los músicos, ya que se considera que tienen un sonido más natural y cálido [4]. En este contexto, el desarrollo de un pedal analógico multiefecto responde a la necesidad



Figura 1.1: Diagrama de conexionado de pedales obtenida de [2].

Capítulo 1. Introducción

de un dispositivo que combine la versatilidad de múltiples efectos con la calidad tonal de los circuitos analógicos.

La motivación del proyecto surge de dos enfoques. Por un lado, en el desarrollo de tres diseños de efectos de guitarra basados en pedales conocidos. Al comprender el principio de funcionamiento de dichos pedales, se sientan las bases para elaborar un diseño nuevo. Por esto, se busca obtener diseños innovadores, que permitan crear un sonido distinto al que producen las opciones vigentes en el mercado.

Por otro lado, se quiere evaluar la utilidad del uso de herramientas de simulación de circuitos electrónicos, para optimizar el proceso de diseño del pedal. Para ello se contrastan los resultados obtenidos experimentalmente con las simulaciones, con particular interés en la comparación del sonido producido por las simulaciones respecto a la implementación física, que consta de una PCB montada sobre un chasis.

El primer efecto que se diseñó es el efecto de *booster*, el cual se caracteriza por amplificar la señal proveniente de la guitarra, en algunos casos proporcionando una distorsión controlada. También se utiliza para lograr mayor presencia del sonido de la guitarra en el conjunto musical, por ejemplo al tocar un solo. Además es frecuente utilizar *boosters* para lograr mayor distorsión [5].

Como segundo efecto a diseñar se encuentra el *overdrive*, utilizado frecuentemente en géneros musicales como rock o blues [5], que tenía, en sus inicios, la finalidad generar un sonido similar al producido por un amplificador de válvulas cuando satura [6].

Finalmente se implementará un efecto de *delay*, el cual crea repeticiones de la señal de entrada y las suma a la anterior. Se utilizan en muchos géneros musicales [7], y se pueden clasificar en dos tipos, los digitales y los analógicos. En este caso se optó por implementar un *delay* analógico.

Cada efecto debe contar con tres perillas de control, y un LED que indique si el efecto correspondiente está encendido o apagado. Los efectos, deben ser accionados a través de un *foot switch*. La Figura 1.2 ilustra un diagrama del pedal a diseñar. El pedal debe ser compacto, y con controles accesibles.

1.2. Objetivos

1.2.1. Objetivos Generales

Este proyecto tiene como objetivo el desarrollo de un pedal analógico multiefecto para guitarra eléctrica de tipo *true bypass*, que incorpore los efectos de *booster*, *overdrive* y *analog delay* mencionados en la sección 1.1. En ese proceso, se generará el *"know how"* para el diseño de pedales de guitarra.

El pedal multiefecto a implementar debe tener para cada efecto tres perillas de control y un *foot switch true bypass* para accionarlo. Se diseñarán dos circuitos de *booster*, que aporten diferentes sonidos al pedal, y que sean intercambiables por el usuario mediante un selector. Además tendrán tres controles: ganancia, bajos y altos. El efecto de *overdrive* debe contar con perillas de control de tono, ganancia y volumen. El *analog delay* debe tener perillas de control de *delay*, el

1.2. Objetivos



Figura 1.2: Pedal de efectos.

cual que modifica el tiempo de retardo en la señal de salida, *feedback* que controla el tiempo en que se extinguen las repeticiones de la señal, y *echo* que ajusta la intensidad de la primera repetición. Cada uno de los efectos debe indicar si está activo mediante el encendido de un LED. La Figura 1.2 muestra el diagrama del pedal.

Para los efectos de *booster* y *overdrive* se proponen diseños basados en circuitos de pedales conocidos, y además se analizará un circuito estándar de pedal de *analog delay* existente en el mercado. Adicionalmente, se implementan en una PCB.

Se incorporarán herramientas de software de simulación para una primera implementación de los diseños. Además se analizará si los resultados obtenidos a través de las simulaciones, a nivel sonoro se asemejan a los resultados de la implementación física en una PCB. Se asume que la entrada es conectada una guitarra eléctrica y a la salida es conectado un amplificador, y para la simulación se modelará el circuito de estos dispositivos. Este análisis tiene como objetivo evaluar la viabilidad de basar el proceso de diseño sobre estas simulaciones.

Además, el pedal debe tener un diseño compacto y ergonómico, capaz de producir un sonido de calidad semejante a los disponibles en el mercado. El objetivo es obtener un producto final en condiciones de ser comercializado. Esto implica que el circuito esté montado en un chasis que lo proteja, con controles accesibles y etiquetas que los identifiquen, así como LEDs indicadores de encendido o apagado para cada efecto.

Los pedales de guitarra suelen ser dispositivos costosos, por lo que se busca analizar si el costo del mismo esta justificado, realizando un balance del costo de producción para el diseño implementado, respecto al precio de productos similares en el mercado.

Capítulo 1. Introducción

1.2.2. Objetivos Específicos

- Estudiar la etapa de ganancia de tres pedales de estudio en los que se basa el diseño de *booster*. Los pedales elegidos presentan diversas topologías, lo que permite analizar si amplificadores con la misma ganancia, pero con diferentes componentes, generan variaciones perceptibles en el sonido. Además se busca comprender el principio de funcionamiento para la amplificación en cada uno, así como adquirir conocimiento sobre las principales características requeridas en pedales de este tipo, y los componentes utilizados.
- Estudiar tres topologías de pedales de overdrive, identificando los bloques más importantes. Analizar cómo estos generan la distorsión, y los componentes utilizados.
- Estudiar diferentes circuitos de pedales de *analog delay* para conocer variedad en las topologías y componentes utilizado. Se busca entender el funcionamiento, las etapas que componen el efecto, y las propiedades que manejan los controles en este tipo de pedales.
- Investigar sobre las etapas de tono utilizadas en pedales. Elegir un circuito de tono que cuente con controles independientes de bajos y altos para el efecto de *booster*. Para el efecto de *overdirve* elegir un circuito de tono que que mediante un único control modifique el tono.
- Estudiar *LTspice IV* y *LiveSPICE* como herramientas de simulación de circuitos, con el objetivo de evaluar si pueden simplificar el proceso de diseño.
- Contrastar los resultados obtenidos por las simulaciones respecto a los de la implementación física, con énfasis en el sonido producido por ambas alternativas. Esta comparación entre el sonido producido en cada caso, se realiza mediante el uso del algoritmo de procesamiento de audio *PEAQ* [8].
- Establecer requerimientos para cada efecto basados en las propiedades de los pedales estudiados.
- Diseñar una PCB para los efectos de booster, overdrive y analog delay, que permita su ensamblaje, testeo y manufactura. Además debe poder montarse y fijarse sobre un chasis. El diseño debe minimizar las interferencias electromagnéticas.
- Implementar un chasis en el que se pueda montar la PCB de forma segura, y que permita el acceso a los controles del pedal, conexiones y señalice los tres efectos efecto y los controles.
- Analizar el costo asociado al diseño e implementación del pedal de guitarra. Se realiza un balance de los recursos económicos invertidos en componentes, accesorios y herramientas de diseño. Luego, se compara el costo por unidad respecto al precio de productos similares en el mercado.

1.3. Alcance

En el proyecto se estudia el principio de funcionamiento de una guitarra eléctrica, estableciendo un modelado de la misma con el fin de caracterizar el circuito eléctrico conectado a la entrada del pedal de guitarra.

Por otro lado, se utiliza un modelo de primer orden para el amplificador de guitarra, como una impedancia suficientemente grande para no afectar el funcionamiento del pedal. El análisis de un modelo más complejo queda por fuera del alcance de este proyecto.

El pedal de guitarra se diseña para trabajar con una alimentación en continua de 9V, proveniente de una fuente conmutada conectada a la red eléctrica, que entregue al menos 2mA de corriente. Todos los ensayos se realizan con esta alimentación, y en ningún caso se estudia el comportamiento del pedal siendo alimentado por baterías.

Se ensaya el pedal conforme a los requerimientos establecidos para cada efecto en las secciones 4.5.1, 3.3.1 y 5.5. Estos ensayos se llevan a cabo para señales de amplitudes entre $10 \, mV$ y $200 \, mV$ y a una frecuencia de $1 \, kHz$.

Las mediciones se realizaron en tres posiciones específicas de cada control: mínimo, medio y máximo, para analizar el comportamiento del pedal en un rango amplio de condiciones operativas. La Figura 1.3 indica las posiciones.



Figura 1.3: Posiciones seleccionadas para los potenciómetros de los efectos *overdrive* y *boost* durante el proceso de grabación.

La posición de mínimo se alcanza girando el potenciómetro en sentido antihorario hasta su tope, mientras que el máximo se alcanza de manera análoga pero girando en sentido horario. Por otro lado, la posición *medio* corresponde al punto intermedio entre *máximo* y *mínimo*.

Se realiza el montaje de la PCB sobre el chasis, pero no están comprendidos el diseño ni la producción del chasis, así como el estudio de cómo incide el material del chasis en el desempeño del pedal.

El circuito se implementa con componentes *through hole* y *SMD* como se desarrolla en la sección 6.4, sin embargo no se compara el desempeño del pedal en función del tipo de componente utilizado.

1.4. Principio de Funcionamiento de una Guitarra Eléctrica

Al diseñar un circuito electrónico, es esencial conocer las características de los circuitos que se conectarán a la entrada y a la salida de este. En muchos casos estos circuitos suelen ser otros pedales. Sin embargo se tomará como hipótesis para el diseño de este proyecto, que a la entrada se conectará la guitarra eléctrica y a la salida un amplificador. En general los amplificadores de guitarra cuentan con una impedancia de entrada de 1 $M\Omega$ [9]. Por lo que esta sección se dedicará a la descripción y análisis del circuito equivalente de una guitarra eléctrica.

En una guitarra acústica el sonido es producido por la amplificación natural de la vibración de las cuerdas en la caja de resonancia. Sin embargo el principio de funcionamiento de una guitarra eléctrica radica en transformar las vibraciones de las cuerdas en una señal eléctrica, para ello el componente fundamental es un transductor, al cual se denomina *pastilla* o *pickup*.

Una pastilla estándar consta de un arrollamiento de un cable aislado conformando una bobina, la cual se arrolla sobre imanes permanentes. De esta forma los imanes permanentes generan un campo magnético constante al rededor de la bobina, como se muestra en la Figura 1.4. Cuando las cuerdas de material ferromagnético vibran sobre la pastilla, se induce un cambio en el flujo magnético, produciendo así por la ley de Faraday, una tensión en bornes de la bobina proporcional a la frecuencia de vibración de las cuerdas [10].



Figura 1.4: Esquema simplificado de una pastilla de guitarra eléctrica.

1.5. Modelado de una Pastilla de Guitarra Eléctrica

Como se menciona en la sección 1.4 es importante caracterizar el circuito equivalente de una pastilla de guitarra eléctrica, dado que puede afectar al sonido del pedal. Este circuito será el utilizado en la simulación del sonido de cada efecto, pasa obtener un resultado semejante al obtenido al utilizar el pedal en la realidad, al que se le conecta una guitarra eléctrica a la entrada.

Cada guitarra eléctrica tiene un sonido particular, no solo dependiendo de su circuito electrónico sino también del cuerpo de la guitarra. Sin embargo lo que se

1.5. Modelado de una Pastilla de Guitarra Eléctrica

caracterizará en esta sección es el circuito equivalente de la pastilla o *pickup*. Una pastilla se puede modelar como el circuito de la Figura 1.5 según [11]. Este circuito surge del modelado de una bobina real. Para este modelo se va a despreciar la capacidad, resistencia e inductancia asociada al cable de conexión guitarra-pedal.



Figura 1.5: Circuito equivalente para una pastilla.

El principal componente del circuito equivalente es la inductancia asociada, sin embargo las no idealidades provocan que aparezcan componentes parásitos. Uno de ellos es la resistencia R_s , asociada a la resistencia del cable que compone el bobinado, y por lo tanto dependerá del material y el grosor del cable. Por otro lado, al tener miles de vueltas de cable arrollado, entre ellos se forma un efecto capacitivo, que a pesar de tener un valor reducido, sus efectos son perceptibles, ya que están en el rango de frecuencia audible del ser humano, típicamente entre 20 Hzy 20 kHz. Además se agrega al modelo una resistencia paralelo R_p , proveniente del potenciómetro de volumen de la guitarra.

Los valores de los componentes de circuito de la Figura 1.5 varían dependiendo de la pastilla utilizada, sin embargo se puede estimar un rango de valores para cada uno. Según [11] el valor de la inductancia L se encuentra comúnmente entre 2 H a 10 H. La resistencia R_p suele tener valores entre $250 k\Omega y 1 M\Omega$.

Lo que respecta al valor de capacidad C, según [12] se encuentra entre $80 \, pF$ y $200 \, pF$. Los valores de R_s pueden variar dependiendo del modelo. Para los modelos de pastillas [13], [14] [15] y [16] se encuentra entre 5,6 $k\Omega$ y 11,6 $k\Omega$.

Los valores elegidos para simular son los propuestos en [11], con L = 3,5 H, $R_s = 8,82 k\Omega$, $R_p = 1 M\Omega$ y C = 151 pF. Tomando en cuenta el circuito de la Figura 1.5, se puede observar que la impedancia de salida de la guitarra Z_{out_g} depende de la frecuencia, que queda determinada por la ecuación (1.1).

$$Z_{out_g} = (2\pi f L + R_s) || \frac{1}{2\pi f C} || R_p$$
(1.1)

Si bien el rango audible varía entre 20 Hz y 20 kHz, la mayor parte de las frecuencias de una guitarra eléctrica se encuentran en el rango de 80 Hz hasta 7 kHz [17]. En particular, dentro del rango de frecuencias para la guitarra eléctrica las frecuencias más importantes son las llamadas frecuencias medias, típicamente en el entorno de 1 kHz. Para el modelo de la Figura 1.5, se obtiene que la impedancia de salida (con volumen máximo) de la guitarra a una frecuencia de 1 kHz queda determinada por la ecuación (1.2).

Capítulo 1. Introducción

$$Z_{out_a} \approx 29.9 \ k\Omega \tag{1.2}$$

A partir del valor obtenido para la impedancia de salida de la guitarra eléctrica, se puede imponer un requerimiento sobre la impedancia de entrada Z_{ine} de los circuitos de *booster*, *overdrive* y *analog delay*. Para que la caída de la señal en la guitarra eléctrica no supere el 10 % del total, se impone la ecuación (1.3).

$$9 \times Z_{out_q} = 269,1 \, k\Omega \le Z_{in_e} \tag{1.3}$$

Análogamente, debido a que la impedancia de entrada de un amplificador en general cumple la ecuación (1.4), para cada uno de los efectos la impedancia de salida $Z_{out_{eff}}$ debe cumplir con la ecuación (1.5).

$$Z_{in_{amp}} \approx 1 \ M\Omega \tag{1.4}$$

$$9 \times Z_{out_{eff}} \le Z_{in_{amp}} \approx 1 \ M\Omega \tag{1.5}$$

Según [12] el voltaje de salida de una pastilla varía entre $100 \, mV$ y $1 \, V$ RMS. Para las simulaciones y el revelamiento de datos que lo requieran se utilizará una fuente sinusoidal de amplitud $200 \, mV_p$ y frecuencia de $1 \, k\Omega$.

Se simulan los circuitos diseñados para cada efecto, conectando a la entrada del modelo de guitarra eléctrica de la Figura 1.5, y a la salida la resistencia de $1 M\Omega$ correspondiente a la impedancia de entrada del amplificador, para obtener una señal de salida similar a la del circuito físico. Se definen los requerimientos 4.1, 3.3.1 y 5.5, teniendo en cuenta la impedancia de salida de la guitarra eléctrica, y la impedancia de entrada del amplificador, de forma que el pedal de guitarra diseñado no cargue a la guitarra ni al amplificador.

Capítulo 2

Herramientas de Simulación por Software

2.1. Introducción

Las herramientas de simulación son de gran utilidad para el estudio de circuitos electrónicos, dado que permiten verificar los principios fundamentales de diversas arquitecturas, brindando a su vez una gran versatilidad a la hora de modificar o crear circuitos.

Existen limitaciones en la simulación de circuitos de gran tamaño o complejidad. El uso de herramientas de simulación por software, implica en muchos casos la disponibilidad de equipos con gran capacidad de procesamiento, así como la existencia del modelo de simulación de todos los componentes. Un ejemplo de esto es el integrado MN3101 mencionado en la sección 5.4.2, que está presente en algunos circuitos de *analog delay*. Esto llevó a que el efecto de *analog delay* no pueda ser simulado, debido a que en las herramientas de simulación disponibles (LTspicey LIVEspice), no existe el modelo para el integrado MN3101, y tampoco puede implementarse de forma discreta, ya que su estructura de *bucket brigade device* se implementa con miles de transistores [18].

Sin embargo, a pesar de sus limitantes, las herramientas de simulación permiten depurar errores de diseño de forma práctica y sin incurrir en gastos adicionales.

Debido a las ventajas y desventajas mencionadas anteriormente, parte de la motivación de este proyecto incluye el estudio de distintas herramientas de simulación de circuitos electrónicos, con el objetivo de determinar si el uso de estas, permite simplificar el proceso de diseño de pedales de guitarra. Esto implica la posibilidad de comparar el sonido obtenido por una simulación, respecto al de un circuito implementado físicamente, dado que en caso de producir sonidos similares se podría optar por realizar el diseño mediante simulaciones de manera integral. Esto podría reducir costos asociados a componentes, así como disminuir el tiem-po requerido para el diseño, evitando otras etapas de prueba como pueden ser implementaciones del circuito en *protoboard* o placas universales. Capítulo 2. Herramientas de Simulación por Software

2.2. Flujo de Trabajo por Simulaciones

Inicialmente, se investigó sobre posibles software que permitieran simular el circuito tanto a nivel electrónico, como a nivel sonoro. Estos son los mencionados en la sección 2.3.

Para el desarrollo de los efectos de *booster*, *overdrive*, y *analog delay*, se propuso la implementación de los pedales de estudio mencionados en los objetivos específicos para cada pedal 1.2.2, en el software de simulación elegido: *LTspice*. Para el circuito de *analog delay*, se concluyó que las herramientas de simulación disponibles, no tienen la capacidad para implementar circuitos, con componentes de complejidad como la de algunos integrados necesarios. Además se implementaron y validaron los circuitos de *booster* y *overdrive* diseñados en *LTspice*.

Parte del proceso de validación de los circuitos, consistió en poder escuchar cómo sonaba el pedal en simulación. Para ello se introdujo como entrada en los circuitos, señales de guitarras grabadas, obteniendo a la salida la señal con el efecto que se simuló.

Como última etapa del flujo de trabajo en simulaciones, se propuso evaluar la fidelidad del sonido del efecto simulado, con la del efecto implementado físicamente en una PCB o *protoboard*. Para ello se utilizó el algoritmo de evaluación PEAQ. Este proporciona una medida objetiva, en este caso de la similitud entre el audio simulado y el obtenido a partir de la implementación física. En la sección 2.4 se desarrolla con más profundidad este algoritmo.

2.3. Simuladores Explorados

Se exploraron dos herramientas de simulación por software, *LTspice IV* y *Li*veSPICE. A continuación se describen cada una de ellas.

2.3.1. LiveSPICE

LiveSPICE es una herramienta de simulación que permite diseñar un circuito electrónico, con la particularidad de que este software se puede utilizar en conjunto con una estación de audio digital, o DAW por su sigla en inglés [19]. La ventaja de esto, es que un usuario puede conectar su instrumento a una interfaz y escuchar en tiempo real el efecto producido por el circuito implementado. También permite modificar en tiempo real los controles del circuito como pueden ser ganancia, tono, volumen, y demás según corresponda. En síntesis, es el equivalente a utilizar un pedal real en una computadora.

La desventaja de esta herramienta es que dispone de muy pocos modelos de componentes, lo cual restringe el diseño de circuitos. Es por esto que se descartó el uso de esta herramienta.

2.3.2. LTspice IV

LTspice IV es una herramienta de simulación de circuitos electrónicos, que permite estudiar características de interés general, como punto de operación, transitorios, respuesta en frecuencia, distorsión armónica, etc [20]. Además, es posible utilizar una pista de audio como señal de entrada, obteniendo una salida afectada por el circuito simulado. Para esto se ingresa el comando wavefile como valor de una fuente de tensión a la entrada, y se indica la ruta del archivo en formato .wav que utiliza. Por otro lado, para capturar la salida de la simulación se utiliza la directiva .wave, nuevamente indicando la ruta completa donde se desea guardar el archivo de salida.

Se definió LTspice IV como herramienta de simulación para este proyecto.

2.4. PEAQ - Perception Evaluation of Audio Quality

PEAQ es un algoritmo que compara señales de audio. En general se utiliza para estudiar un dispositivo de test (DUT) como por ejemplo un *audio decoder*, al cual se le inyecta una señal de entrada para luego comparar la salida que produce respecto a la señal original [8]. Dicha comparación se realiza tomando en cuenta diferencias perceptibles a nivel sonoro, y el resultado de la misma se refleja mediante el *Objective Difference Grade*, también referido como *ODG*, por su abreviación en inglés.

El ODG toma valores entre 0 y -4, donde 0 corresponde a una diferencia imperceptible, mientras que -4 implica una diferencia muy notoria [8]. El algoritmo proporciona un indicador similar al *Subjective Difference Grade*, el cual se produce mediante ensayos con un grupo de personas oyentes [21].

2.5. Procedimiento

En primer lugar, se implementaron en la herramienta de simulación LTspiceIV los efectos mencionados en la sección 2.2.

Para comparar el sonido producido por el pedal respecto al de la simulación, se deben adquirir señales producidas por una guitarra eléctrica, por ejemplo mediante el uso de una interfaz de audio. La Figura 2.1 indica el esquema de grabación implementado.

La implementación consta de la guitarra eléctrica conectada a un adaptador *splitter* de 1/4", que divide la señal en dos caminos, como se muestra en la Figura 2.1. El cable 1 se conecta desde el adaptador hacia el canal 1 de la interfaz, mientras que el cable 2 se conecta desde el adaptador hacia la entrada del pedal de guitarra. Esto garantiza que la señal que entra al pedal sea igual a la señal que entra al canal 1 de la interfaz. Luego, la salida del pedal se conecta al canal 2 de la interfaz mediante el cable 3.

La impedancia de entrada de la interfaz [22] es de $1,5 M\Omega$, lo cual garantiza que no carga a la guitarra, dado que su impedancia de salida es mucho menor (ver

Capítulo 2. Herramientas de Simulación por Software



Figura 2.1: Esquema de grabación.

ecuación (1.2)). Lo mismo ocurre con la impedancia de entrada del pedal, gracias a los requerimientos de diseño mencionados en 4.5.1, 3.3.1 y 5.5.

La ganancia del canal 1, se ajustó de forma que la señal capturada tenga una amplitud en el rango de una señal de guitarra eléctrica. Esto se verificó cargando el archivo *.wav* grabado en *LTspice* y observando su amplitud.

Por otro lado, los efectos de *booster* y *overdrive* introducen ganancia. Por esto se ajustó la ganancia del canal 2 de forma que la interfaz no sature, la cual lo indica mediante una luz roja en la perilla de ganancia [22].

Las señales de guitarra se capturan utilizando una interfaz Scarlett 2i2 3rd gen producida por \bigcirc Focusrite Audio Engineering Limited [22]. Dicha interfaz debe trabajar en conjunto con una estación de audio digital (DAW).

En este caso, se utilizó el *Ableton Live 11 Lite* producido por *Ableton AG* [23]. La DAW permite grabar las pistas de guitarra y exportarlas como *.wav*, en este caso la señal "limpia" producida por la guitarra eléctrica, y la señal producida por el conjunto pedal-guitarra.

Se registraron señales variando la posición de cada potenciómetro del pedal en tres puntos, mínimo (tope girando en sentido antihorario), máximo (tope girando en sentido horario) y medio. La Figura 1.3 ilustra lo anterior.

Tanto el circuito de *overdrive* como los de *booster* tienen tres potenciómetros para controlar los efectos como se menciona en la sección 1.2.1, lo cual resulta en 27 arreglos de posiciones para los potenciómetros. Para cada uno de estos arreglos se grabaron las señales ambos canales de la interfaz.

Para comparar el sonido producido por las simulaciones respecto al del pedal, hace falta procesar las señales adquiridas mediante el canal 1 de la interfaz, utilizando la directiva *.wav* mencionada en 2.3.2. Al simular en *LTspice IV* los circuitos de *booster* y el *overdrive*, utilizando como entrada las señales adquiridas de la guitarra, se obtienen las salidas correspondientes al conjunto simulación-guitarra. El valor de los potenciómetros en las simulaciones se variaron acorde a los utilizados en las medidas relevadas del pedal. De esta forma se obtienen las señales necesarias para realizar la comparación de audio.

Para comparar las señales de audio se utilizó una implementación de PEAQ desarrollada en *Matlab* por Peter Kabal, denominada PQevalAudio [21].

2.5. Procedimiento

Al ejecutar el algoritmo PQevalAudio se obtiene el ODG correspondiente al par de señales producidas por el pedal y por la simulación. Se ejecutó el algoritmo para distintas señales provenientes por un lado del pedal diseñado, y por el otro de las simulaciones implementadas en LTspice IV. De esta forma, si la salida de una simulación es similar a la del pedal, se obtiene un ODG cercano a 0. Por otro lado, si las salidas difieren mucho se obtiene un ODG cercano a -4.

En las secciones de 3.6 y 4.8 se presentan los resultados obtenidos del algoritmo PEAQ para los circuitos de *booster* y *overdrive* respectivamente. Se obtiene para el diseño 1 que el ODG promedio es -3,2, y para el diseño 2 -3,2, lo que se interpreta como audios perceptiblemente diferentes. Se puede concluir entonces que el resultado obtenido a partir de la simulación en *LTspice*, no es un buen parámetro para el diseño en lo que respecta al sonido, y por lo tanto la etapa de diseño mediante una implementación en *protoboard*, placa universal o PCB es indispensable. Esta diferencia se constató empíricamente.

Además se utilizó este algoritmo para comparar el sonido de salida de cada uno de los diseños de *booster*, obteniéndose que un ODG promedio de -3,3. Esto implica que los diseños suenan diferente.

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 3

Booster

3.1. Introducción

El pedal de *booster* surgió inicialmente para abordar la necesidad de aumentar el volumen de la señal de la guitarra sin alterar su tono. Con el tiempo, los guitarristas descubrieron que podían ampliar las funcionalidades de estos pedales, incluso utilizándolos para generar distorsión controlada. Este desarrollo permitió que el pedal *booster* evolucionara de una herramienta de aumento de volumen "limpio", a un dispositivo versátil capaz de influir significativamente en la tonalidad y la textura del sonido de la guitarra, adaptándose así a una variedad más amplia de estilos musicales y preferencias de los músicos.

En este capítulo se expondrán dos diseños de *booster* basados en pedales existentes. Ambos diseños serán incorporados en el pedal, y podrán utilizarse de forma alternada mediante un *switch* que permite intercambiar entre ellos. Ambos circuitos compartirán tres controles: ganancia, regulación de altos o *treble* y regulación de bajos o *bass*. La ganancia permite aumentar o disminuir la amplitud del sonido proveniente de la guitarra eléctrica. Los dos controles restantes modifican el tono de la señal, disminuyendo o aumentando la amplitud de ciertas frecuencias. En el caso del control de altos disminuye o aumenta las frecuencias altas de la banda de interés de 20 Hz a 20 kHz, mientras que el control de bajos funciona de forma análoga al control de altos pero afectando las frecuencias bajas.

3.2. Revisión de Algunos Pedales en el Mercado

Se seleccionaron tres circuitos de *booster* disponibles en el mercado, y a partir de estos se diseñaron dos circuitos adicionales para su incorporación en el pedal. Los pedales elegidos presentan diversas topologías, lo que permite analizar si amplificadores con la misma ganancia, pero con diferentes componentes, generan variaciones perceptibles en el sonido. Para ello, se decidió estudiar modelos que emplean amplificadores operacionales integrados y otros que implementa amplificadores mediante transistores bipolares discretos.

Este enfoque condujo al análisis de tres pedales. A continuación se presenta

Capítulo 3. Booster

una breve descripción de las características de cada uno, así como el desarrollo de los *boosters* diseñados.

3.2.1. Booster de Estudio 1

Este es un booster de tipo *true bypass*, que tiene una ganancia de hasta $20 \, dB$, su tensión de alimentación es de 9 V y tiene un consumo mínimo de $40 \, mA$. Además cuenta con una impedancia de entrada de $1 M\Omega$ y una impedancia de salida de $100 \,\Omega$. El pedal tiene un único control para la ganancia. El esquemático estudiado se obtuvo de [24].

3.2.2. Booster de Estudio 2

A diferencia del booster de estudio 1 este pedal es de tipo *hardwire bypass*. En este tipo de *bypass* cuando se apaga el efecto, entrada y salida del pedal se cortocircuitan, pero la entrada del circuito de efecto no es desconectada, esto provoca que la señal de salida no sea idéntica a la de entrada cuando está en *bypass*.

Las especificaciones de este pedal son: impedancia de entrada de $1 M\Omega$, impedancia de salida de 470 Ω , control de ganancia entre 0.5 dB y 26 dB, respuesta en frecuencia entre 20 Hz y 20 kHz, 9 V de alimentación y un consumo de 2 mA. Al igual que el booster de estudio 1 tiene un único control, que modifica la ganancia del mismo. El esquemático de este pedal se obtuvo de [25].

3.2.3. Booster de Estudio 3

Este pedal es un *booster* del tipo *true bypass* [26], el cual es alimentado a partir de una fuente de 9 V capaz de entregar al menos 100 mA. Este presenta una impedancia de entrada de 43 k Ω y una impedancia de salida de 10 k Ω . Cuenta con un único control para la ganancia.

3.3. Diseños Propuestos

A partir de los pedales descritos en las secciones 3.2.1 y 3.2.2 se crean dos diseños basados en ellos. El objetivo de esto es analizar si el sonido se ve afectado por los componentes utilizados, y en caso que así sea, contar con dos *boosters* que aporten diferentes matices sonoros. Es por esto que se decidió incorporar ambos circuitos en el pedal, y con un funcionamiento tal que se podrá seleccionar cuál de ellos se utiliza. Debe tenerse en cuenta que la diferencia en la ganancia al intercambiar de uno a otro debe ser imperceptible al oído. Para ello se impuso que tengan la misma ganancia en la banda de interés de 20 Hz a 20 kHz.

En la Figura 3.1 se presenta un diagrama con la conexión de los bloques presentes en el efecto. En la primera etapa se tienen los dos diseños de *booster*, entre los que el usuario va a poder elegir, y que se representa con una linea punteada o continua según si el circuito es elegido o no respectivamente. Mediante un único



Figura 3.1: Diagrama de bloques del circuito de booster completo.

control se ajusta la ganancia de ambos circuitos simultáneamente. Luego la salida del *booster* seleccionado se conecta a la entrada del control de tono.

3.3.1. Requerimientos

A partir de las características de los pedales estudiados en las secciones 3.2.1 y 3.2.2 se establecen los requerimientos para ambos diseños de *booster*:

• Impedancia de entrada

El circuito debe tener una impedancia en la entrada mayor a 269 $k\Omega$ dada por la ecuación (1.2).

• Impedancia de salida

El circuito debe tener una impedancia en la salida menor a 1 $k\Omega$.

Ganancia y ancho de banda

La ganancia de amplificación del circuito de booster será variable entre 1,5 dB y 21 dB mediante un potenciómetro, para frecuencias entre 20 Hz y 20 kHz.

Tono

El circuito debe poder modificar la magnitud de las frecuencias por debajo de 1 kHz mediante un control de bajos (*bass*), y por arriba de 1 kHz mediante un control de altos (*treble*) de forma independiente.

Controles

Los controles de ganancia, *bass* y *treble* deben compartirse entre los dos circuitos de *booster*.

Alimentación

El efecto se alimentará con una tensión entre $0V \ge 9V$.

A continuación se realiza el análisis de cada uno de los diseños propuestos y se presentan las simulaciones y los resultados experimentales.

Capítulo 3. Booster

3.3.2. Diseño 1

El primer *booster* diseñado está basado en el booster de estudio 1 y es el mostrado en la Figura 3.2. El circuito se puede analizar en tres etapas, la primera es una etapa de buffer y filtrado, mientras que las restantes constituyen un amplificador de dos etapas. El diseño se realiza para cumplir con los requerimientos de 3.3.1.



Figura 3.2: Diseño 1 de booster.

Etapa de Entrada

Esta etapa será responsable del filtrado a la entrada del circuito, evitando que señales por fuera de la banda de interés de 20 Hz a 20 kHz sean amplificadas. Este circuito de filtrado impondrá los polos en la respuesta en frecuencia del amplificador, (sin tener en cuenta el efecto del circuito de tono, ver Figura 3.1). Además va a proporcionar la resistencia de entrada que cumple con los requerimientos 3.3.1.

Se identifican configuraciones conocidas en el circuito de la Figura 3.3, donde el transistor Q_1 y la red resistiva y capacitiva conformada por R_E , R_4 , R_5 , R_6 , C_2 , C_3 , C_4 y R_v , resultan en un seguidor emisor. La transferencia de este es conocida, y es tal que la señal en la base es la misma que en el emisor si se cumple la ecuación (3.1):

$$g_{m_1} Z_E \gg 1, \tag{3.1}$$

siendo g_{m_1} la transconductancia del transistor Q_1 y Z_E la impedancia vista desde el emisor. Para corroborar esto se calcula la impedancia hacia el emisor a una frecuencia de referencia de 1 kHz. Dados los valores elegidos, que se muestran en la Figura 3.3, la impedancia de emisor es $Z_{E_{\otimes 1}kHz} = 5.6 k\Omega$.

3.3. Diseños Propuestos



Figura 3.3: Circuito de entrada del diseño 1 de Booster

Para el cálculo de la transconductancia del transistor Q_1 se determina la corriente en continua de colector. Para determinar esto es necesario conocer el modelo del transistor, que es un transistor BC849C de la empresa de semiconductores Nexperia. Según su hoja de datos [27], este tiene una ganancia en corriente $\beta = 520$ y un voltaje de base emisor típico de 660 mV. Por lo que la corriente de colector es

$$I_{C_1} = \frac{V_{B_1} - V_{BE_1}}{R_E} = 175 \,\mu A,\tag{3.2}$$

asumiendo un voltaje de base de Q_1 de $V_{B_1} = 4,5 V$.

Dada la corriente de colector se puede determinar la resistencia $r_{\pi} = 77,25 \, k\Omega$, utilizando un voltaje térmico de $26 \, mV$ a $25 \, {}^{\circ}C$. Por lo tanto el valor de la transconducancia de Q_1 es $g_{m_1} = 6,7 \, m\Omega^{-1}$, cumpliéndose entonces que la ecuación (3.1), ya que resulta en $g_{m_1}Z_E = 148$.

Se imponen dos restricciones sobre el circuito de la Figura 3.3 vinculadas al valor de R_3 . La primera es el valor de la impedancia de entrada del circuito, que debe cumplir con los requerimientos 3.3.1. Se toma como valor objetivo $1 M\Omega$, basado en los valores de resistencias de entrada en los pedales de mercado de la sección 3.2. La segunda es tener un voltaje de referencia que polarice la base de Q_1 con un voltaje no menor a 4,25 V.

Para cumplir con el requerimiento de la impedancia de enterada, se debe considerar que la misma esta dada por la ecuación (3.3).

$$Z_{in} = r_{\pi} + (\beta + 1) Z_{E_{\otimes 1 \, kHz}} ||R_3 > 1 \, M\Omega \tag{3.3}$$

De la ecuación (3.3) resulta el siguiente requerimiento:

$$R_3 > 1.5 \, M\Omega \tag{3.4}$$

19

Capítulo 3. Booster

La restricción sobre el voltaje de polarización de la base de Q_1 , la impone la caída de voltaje en bornes de R_3 , que queda determinada por la corriente de base de Q_1 y el valor de R_3 . Para esto se toma el peor caso, cuando la corriente de base es máxima. Esta se da para una ganancia en corriente mínima, que según [27] es $\beta = 420$. Por lo que la corriente de base máxima tiene el valor dado en la ecuación (3.5).

$$I_{B_{1_{max}}} = 417 \, nA \tag{3.5}$$

La ecuación (3.5), deriva en la segunda restricción sobre R_3 :

$$R_3 < 600 \, k\Omega \tag{3.6}$$

Las ecuaciones (3.4) y (3.6) son incompatibles. Se opta por disminuir la resistencia de entrada del efecto de *booster* para este diseño. Utilizando el valor de $R_3 = 560 k\Omega$ propuesto en la Figura 3.3, el valor de la resistencia de entrada es el mostrado en la ecuación (3.7).

$$Z_{in} = 472 \, k\Omega \tag{3.7}$$

Este valor cumple con los requerimientos 3.3.1.

Para finalizar el estudio de esta etapa resta hallar los polos de la transferencia. El efecto del polo introducido por C_1 se desprecia, dado el alto valor de este y de Z_{in} . Para simplificar el estudio se eligieron valores de condensadores tal que se cumple lo siguiente:

$$C_3 \ll C_2 \ll C_4 \tag{3.8}$$

Con las relaciones de la ecuación 3.8 se pueden hacer simplificaciones en el análisis considerando que a la frecuencia a la que un condensador actúa, valores mayores de condensadores se comportan como cortocircuitos, y valores más pequeños como circuito abiertos.

Los polos de este circuito están dados en las ecuaciones (3.9) y (3.10), utilizando los valores de los componentes de la Figura 3.3, donde la primer ecuación corresponde al polo de baja frecuencia y la segunda el polo de alta frecuencia.

$$f_1 = \frac{1}{2\pi R_4 C_2} = 48 \, Hz \tag{3.9}$$

$$f_2 = \frac{1}{2\pi R_5 C_3} = 23.4 \, kHz \tag{3.10}$$

La frecuencia del polo f_1 se encuentra por encima del valor propuesto en los requerimientos. Sin embargo si se considera que la mayor parte de las frecuencias provenientes de la guitarra eléctrica están entre 80 Hz y 7 kHz como se menciona en la sección 1.5, el valor de f_1 es aceptable.

Etapa Amplificadora

Se introduce ahora la etapa amplificadora del *booster* de la Figura 3.2, la cual es un amplificador de dos etapas compensado con Miller.

Para comenzar el análisis se estudia la configuración conformada por Q_2 , Q_3 , R_7 y R_8 : fuente basada en V_{BE} . En este circuito la corriente por la rama de Q_2 se puede aproximar a la corriente de colector de este transistor, como en la ecuación (3.11). En los cálculos realizados se desprecia la corriente de base de ambos transistores, ya que la ganancia en corriente del transistor utilizado es lo suficientemente grande ($\beta = 520$).

$$I_{C2} = \frac{V_T ln\left(\frac{I_{C3}}{I_S}\right)}{R_7} \tag{3.11}$$

Los transistores NPN utilizados son del mismo modelo que el utilizado en la etapa de entrada (BC849C), y por lo tanto asumiendo que son idénticos tienen las mismas características. Siendo así se determina la corriente de colector de Q_3 como:

$$I_{C3} = \frac{V_{CC} - 2V_{BE}}{R_8} = 76,8\,\mu A \tag{3.12}$$

Se corroboró con las simulaciones en *LTspice* que la corriente de colector de Q_3 es del mismo valor que la obtenida en la ecuación (3.12). Sin embargo debido a que la hoja de datos del transistor no provee el valor de I_S , se utilizó el valor de la corriente de colector de Q_2 de la simulación. Esta corriente es

$$I_{Q_2} = 597\,\mu A \tag{3.13}$$

Si se tomara $V_{BE} = 660 \, mV$ fijo, esta corriente sería de $660 \, \mu A$, del orden de la corriente obtenida en simulación.

Con la corriente calculada anteriormente se polarizan los transistores $Q_4 \ge Q_5$ que conforman el par diferencial. Se tomó como hipótesis que la corriente en ambos transistores del par diferencial es la misma. Las cuentas de este circuito se detallan en el Apéndice A. La ganancia del bloque resulta:

$$G = 1 + \frac{R_{12} + P_1 k}{R_{11}} \tag{3.14}$$

Donde k representa la posición del potenciómetro P_1 , así como también el porcentaje de resistencia que aporta a la ganancia, por lo que modificando la posición de este se puede modificar la ganancia del amplificador, y por lo tanto del *booster*.

De esto se desprende que la máxima ganancia posible es la mostrada en la ecuación (3.15), que cumple con los requerimientos 3.3.1,

$$G_{max} = 1 + \frac{510 \, k\Omega}{47 \, k\Omega} = 21,5 \, dB \tag{3.15}$$

21

Capítulo 3. Booster

En el diseño de la Figura 3.2, se agregó en serie al potenciómetro la resistencia R_{12} , esto garantiza que para k = 0 se tenga resistencia no nula. Para k = 0 se tiene la ganancia mínima G_{min} :

$$G_{min} = 1 + \frac{10 \, k\Omega}{47 \, k\Omega} = 1,7 \, dB \tag{3.16}$$

Además se incluyó el condensador C_5 en configuración de Miller. Este da estabilidad al circuito al separar los polos de amplificador aumentando el margen de fase en lazo abierto. Este valor también se eligió teniendo en cuenta que la posición del polo dominante del amplificador en lazo cerrado (1,6 MHz) se encuentre al menos una década por arriba de la frecuencia de corte superior del circuito de filtrado (23,4 kHz), para tener la respuesta en frecuencia deseada, impuesta por el circuito de tono y de filtrado.

Al igual que para R_3 , impone una restricción sobre R_6 para su voltaje de polarización, considerando nuevamente la máxima corriente de base de Q_4 , que en este caso toma el valor $I_{B_{4_{max}}} = 830 nA$. La resistencia R_6 debe cumplir con la ecuación (3.17).

$$R_6 < 350 \, k\Omega \tag{3.17}$$

Para disminuir el efecto de esta resistencia sobre el valor los polos del filtro, se escoge el máximo valor que cumple con la ecuación (3.17) dentro de la serie E12 de resistencias, por lo que $R_6 = 330 k\Omega$.

3.3.3. Diseño 2

Se presenta a continuación el segundo diseño de *booster*. Como se mencionó este está basado en el booster de estucio 1, y busca implementar una etapa amplificadora, que a diferencia del primer diseño se realizó con un amplificador operacional TL072CP. Los requerimientos para este son los presentadas en 3.3.1.

En la Figura 3.4 se presenta el diseño propuesto. Este circuito implementa una configuración no inversora, para la cual la ganancia es conocida y esta determinada por la ecuación (3.18).

$$G(s) = 1 + \frac{Z_2}{Z_1} \tag{3.18}$$

Donde $Z_1 = R_1 + \frac{1}{C_1 s}$, $Z_2 = (R_2 + kP_1)||C_3$, y k la posición del potenciómetro que representa la proporción de resistencia vista en serie con R_2 . Con esto se puede determinar la transferencia en la ecuación (3.19). El condensador C_1 es utilizado como condensador de desacople. Este introduce un polo a una frecuencia de 3,4 Hz, muy por debajo del comienzo de la banda de interés, en 20 Hz, y por lo tanto se ignora su efecto.

$$G(s) = 1 + \frac{R_2 + kP_1}{R_1(1 + C_3s(R_2 + kP_1))}$$
(3.19)
3.3. Diseños Propuestos



Figura 3.4: Diseño 2 de booster.

De la ecuación (3.19) se puede obtener la posición del polo, y se observa que este cambia con la variación del potenciómetro. Cuando se tiene la máxima ganancia, es decir que k = 1, el polo se fija en 20.8 kHz. Cuando disminuye k el polo aumenta, por lo tanto el circuito permite pasar la banda de interés de 20 Hz a 20 kHz para cualquier posición de P_1 .

El operacional utilizado es un TL072CP. Este cuenta con una impedancia de entrada de $10^{12} \Omega$ según su hoja de datos [28]. Dado esto, la impedancia de entrada del circuito queda fijada por la impedancia equivalente del paralelo de R_3 y R_4 , con el valor mostrado en la ecuación (3.20).

$$Z_{in} = 891 \, k\Omega \tag{3.20}$$

Se puede observar que el lazo de realimentación dado por R_1 , R_2 y P_1 , tiene los mismos componentes que le lazo del diseño 1 de la Figura 3.2, por lo tanto en la banda de interés en ambos casos se obtiene la misma ganancia. Al igual que en

Capítulo 3. Booster

el diseño 1 se agrega R_2 con el fin de mantener siempre una resistencia mínima entre entrada y salida, incluso cuando el potenciómetro está aportando resistencia 0Ω .

La resistencia de *pull-down* R_3 , también denominada resistencia anti-pop se agrega a la entrada para evitar el sonido producido al accionar el efecto. Este sonido ocurre debido a que cuando el pedal es desconectado, el capacitor en serie de la entrada queda con un terminal sin conectar. Debido a que los capacitores acumulan carga, cuando el circuito es conectado nuevamente, el condensador se descarga provocando ese sonido. Al agregar una resistencia de *pull-down*, permite que el condensador se descargue a través de ella. Esta resistencia es también agregada en la salida, pero en muchos casos debido a la presencia de un potenciómetro de volumen que actúa como resistencia de *pull-down*, no es necesario agregar otra. El valor de está resistencia esta en el orden de los $M\Omega$.

Al igual que en el diseño anterior, el control de ganancia se logra modificando la resistencia del lazo de realimentación, en este caso P_1 .

3.3.4. Circuito de Tono

El circuito de tono modifica la respuesta en frecuencia del efecto, realzando o atenuando frecuencias específicas dentro de la banda de interés, comprendida entre 20 Hz y 20 kHz. Este circuito incorpora dos controles: uno para frecuencias bajas (*bass*) y otro para frecuencias altas (*treble*). El control de *bass* influye sobre las frecuencias bajas de la banda de interés, consideradas entre 20 Hz y 1 kHz, mientras que el control de *treble* actúa sobre las frecuencias altas, entre 1 kHz y 20 kHz.

En la Figura 3.5 se presenta el circuito propuesto para el control de tono. El diseño es una modificación del circuito de control de tono Baxandall [29]. Este es un control de tono activo, por lo que puede proporcionar ganancia o atenuar la señal, a diferencia de un circuito pasivo. Los potenciómetro P_1 y P_2 modifican la respuesta en frecuencia, para las bajas o altas frecuencias respectivamente.

La ecuación (3.21) representa la transferencia $\frac{v_o}{v_i}$ para las frecuencias bajas de la banda de interés. En este análisis se asume que C_3 es un circuito abierto y se considera el efecto de C_2 , siendo k_1 la proporción de resistencia de P_1 vista hacia R_1 , y $1 - k_1$ la vista hacia R_4 .

$$\frac{v_{out}}{v_{in}}(s) = -\frac{R_1 + (1 - k_1)P_1 + R_1P_1C_2s}{R_1 + k_1P_1 + R_1P_1C_2s}$$
(3.21)

La ecuación(3.21) se ve reflejada en la Figura 3.6a, en la que se muestra cómo el polo varía proporcionalmente a k_1 y el cero tiene una relación inversamente proporcional a k_1 . Cuando el potenciómetro P_1 se encuentra en la posición intermedia, es decir $k_1 = \frac{1}{2}$ el polo se cancela con el cero. Para $\frac{1}{2} < k_1 \leq 1$, el cero esta a menor frecuencia que el polo y por lo tanto las bajas frecuencias se ven disminuidas. Para $0 \leq k_1 < \frac{1}{2}$ polo y cero se invierten y se aumenta la ganancia de las bajas frecuencias.

Para las frecuencias altas la ecuación (3.22) describe la transferencia del circuito de tono, obtenida a partir de considerar el condensador C_2 como un cortocircuito.

3.3. Diseños Propuestos



Figura 3.5: Circuito de tono utilizado en el booster



(a) Posición del polo y el cero en función del valor de k_1 en la transferencia de la ecuación (3.21) para los bajos.



(b) Posición del polo y el cero en función del valor de k_2 en la transferencia de la ecuación (3.22) para los altos con $k_1 = 0$.

Figura 3.6

En esta ecuación k_2 representa la proporción de resistencia de P_2 vista hacia R_2 , y $1 - k_2$ la vista hacia R_5 , además $a = R_2 + k_2 P_2$, $b = R_2 + (1 - k_2)P_2$ y $P'_1 = R_3 + (1 - k_1)k_1P_1$.

$$\frac{v_o}{v_i}(s) = -\frac{C_3 s b (2P'_1 + R_1 + a) + 2R_2 + P_2}{C_3 s a (2P'_1 + R_1 + b) + 2R_2 + P_2}$$
(3.22)

De igual forma en (3.22) se distinguen un polo y un cero. Estos se anulan

Capítulo 3. Booster

cuando a = b, es decir cuando $k_2 = \frac{1}{2}$. En la Figura 3.6b, se observa cómo al aumentar k_2 la posición del polo aumenta y la del cero disminuye, pero de forma cuadrática. Además el valor de k_1 tiene efecto sobre el polo y cero de los altos, sin embargo no de forma significativa, esto se puede constatar en las Figuras A.5 y A.6 del Apéndice A. De forma análoga al análisis hecho para los bajos, se puede observa que para $\frac{1}{2} < k_2 \leq 1$ la ganancia de las frecuencias altas disminuye ya que queda el cero a menor frecuencia que el polo, y para $0 \leq k_2 < \frac{1}{2}$ la ganancia aumenta.

Por lo tanto cuando se modifica el potenciómetro P_1 se ven afectados los bajos, cuando se modifica el potenciómetro P_2 los altos resultan afectados, y para ambos en la posición media $(k_1 = \frac{1}{2} \text{ y } k_2 = \frac{1}{2})$ la transferencia del circuito de tono es 1. El condensador C_1 cumple la función de condensador de desacople, e introduce un polo a muy baja frecuencia, por debajo de los 20 Hz.

En en Apéndice A se desarrollan las cuentas pertinentes a este circuito.

Dado que la salida del efecto de *booster* para ambos diseños es el circuito de tono, se desea que este tenga una baja resistencia de salida, del orden de los cientos de Ohms. La resistencia de salida del amplificador operacional TL072CP [28] es del orden de 200 Ω , por lo que se puede despreciar la resistencia vista hacia la realimentación del circuito de tono, por ser mucho mayor.

En la siguiente sección se presentan las simulaciones de cada uno de los circuitos del efecto de *booster* de las Figuras 3.2, 3.4 y 3.5.

3.4. Simulaciones

En esta sección se presentan las simulaciones de los circuitos de *booster* y tono de la sección 3.3, realizadas en *LTspice IV*. Para la simulación se agregaron a los diseños de *booster*, el circuito equivalente de guitarra eléctrica presentado en la sección 1.5 a la entrada. A la salida se considera según lo visto en 1.4 que se tiene una resistencia de $1 M\Omega$.

En la Figura 3.7 se observa la comparación del diagrama de Bode de magnitud para los diseños 1 (3.2) y 2 (3.4) de *booster*, con el control de ganancia máximo.

La variación del control de ganancia en los diseños de *booster* se ve reflejada en las Figuras 3.8a y 3.8b. En estas se muestra el diagrama de Bode de magnitud del diseño 1 y diseño 2 respectivamente para cada posición del potenciómetro de ganancia: mínima (0%), media (50%) y máxima (100%).

En las Figuras 3.9a, 3.9b y 3.10 se observa el funcionamiento del control de tono en frecuencia.

La Figura 3.10 muestra el efecto en conjunto de los controles de tono de bass y *treble*.

Para comparar el comportamiento de los circuitos del diseño 1 de *booster* junto con el de tono, contra el diseño 2 de *booster* en conjunto con el circuito de tono se presenta la Figura 3.11, en la que se muestra el diagrama de Bode de ganancia para ganancia de *booster* máxima (100%) y controles de tono *bass* y *treble* máximos (100%).

3.5. Resultados Experimentales



Figura 3.7: Diagramas de Bode de magnitud simulados del diseño 1 de *booster* (3.2) y el diseño 2 de *booster* (3.4) con el control de ganancia máximo (100%).



Figura 3.8: Diagramas de Bode de magnitud simulados para los diseños de *booster*, para las posiciones del control de ganancia máximo (100%), medio (50%) y mínimo (0%).

3.5. Resultados Experimentales

Se relevaron los resultados experimentales de los circuitos de *booster* de las Figuras 3.2 y 3.4 en serie con el circuito de tono de la Figura 3.5, con el uso del Analog Discovery 2 [30] como instrumento. Se presentan en las Figuras 3.12a. 3.13a, 3.12b y 3.13b los diagramas de Bode de estos circuitos bajo diferentes condiciones de los controles de tono.

Para estas pruebas se utilizó una señal de entrada, proveniente del generador de señales Analog Discovery 2. Se utilizó una sinusoide de amplitud 200 mV correspondiente con el rango de amplitudes mencionado en la sección 1.5, y con una frecuencia de 1 kHz.

En las Figuras 3.12a y 3.12b se muestran los diagramas de Bode de magnitud medidos para el diseño de *booster* 1 (Figura 3.2) y diseño de *booster* 2 (Figura 3.4) respectivamente, con el circuito de tono (Figura 3.5). Los controles para esta medida se posicionan en ganancia máxima (100 %), treble medio (50 %) y bass en posiciones alta (100 %), media (50 %) y baja (0 %) para cada uno de los Bode.

Capítulo 3. Booster



(a) Diagramas de Bode de magnitud simulados del circuito de tono de la Figura 3.5 para las posiciones del control de *bass* máxima (100%), media (50%) y mínima (0%), y posición del control de *treble* media (50%).



(b) Diagramas de Bode de magnitud simulados del circuito de tono de la Figura 3.5 para las posiciones del control de *treble* máxima (100%), media (50%) y mínima (0%) y posición del control de *bass* media (50%).





Figura 3.10: Diagrama de Bode de magnitud simulado del circuito de tono de la Figura 3.5 para las posiciones del control de *bass* y *treble* máxima (100%), y diagrama de Bode de magnitud simulado del circuito de tono de la Figura 3.5 para las posiciones del control de *bass* y *treble* mínima (0%).

Se observa en las Figuras 3.13a y 3.12b los diagramas de Bode relevados para el diseño de *booster* 1 (Figura 3.2) y diseño de *booster* 2 (Figura 3.4), junto con el circuito de tono (3.5). Los controles para esta medida se posicionan en ganancia máxima (100 %), *bass* medio (50 %) y *treble* en posiciones alta (100 %), media (50 %) y baja (0 %) para cada uno de los Bode.

En la tabla 3.2 se presentan la distorsión armónica total (THD) medida para cada uno de los *booster* con su control de tono. En todos los casos se considera ganancia máxima (100%), y se varía la posición de los controles de *bass* y *treble*. La distorsión armónica total se define por la ecuación (3.23), donde X_i son las componentes armónicas de la serie de Fourier [31], en este caso de la señal de

3.6. PEAQ



Figura 3.11: Diagrama de Bode de magnitud simulado del diseño 1 de *booster* (3.2) con circuito de tono (3.5) y diagrama de Bode de magnitud simulado del diseño 2 de *booster* (3.4) con circuito de tono (3.5). En ambos casos con el control de ganancia máximo (100%), control de bajos máximo (100%) y control de altos máximo (100%).

	Resultados teóricos	Simulación
Bass 100%	12,4dB	13,0 dB
Bass 0%	-12,4dB	-14,9dB
Treble 100%	18,5 dB	12,0dB
Treble 0%	-18,5dB	-13,0dB

Tabla 3.1: Tabla de comparación de ganancia para el circuito de tono en posiciones de *treble* y *bass* máximo y mínimo. En el caso del *bass* la ganancia se calcula a una frecuencia de 15 Hz, y el *treble* a 20 kHz.

salida del efecto.

$$THD = \frac{\sqrt{\sum_{i=2}^{\infty} X_i^2}}{X_1} \cdot 100\%$$
(3.23)

	B 50 % T 50 %	B 0 % T 0 %	B 100 % T 0 %	B 0 % T 100 %	B 100 % T 100 %
Booster 1	1,2%	0,8%	0,7%	1,8%	1,8%
Booster 2	0,09%	$0,\!15\%$	$0,\!17\%$	0,3%	0,29%

Tabla 3.2: Tabla de distorsión armónica total (THD) medida para los dos diseños de *booster*, para ganancia máxima (100%), y combinaciones de posiciones de los controles de *bass* (B) y *treble* (T).

3.6. PEAQ

Como se mencionó en el capítulo 2 una forma de evaluar la calidad del sonido percibido es mediante la utilización del algoritmo PEAQ. Este algoritmo permite comparar dos audios mediante el ODG, que estima que tan diferentes son a la

Capítulo 3. Booster



Figura 3.12: Diagramas de Bode de magnitud medidos para los diseños de *booster* 1 de la Figura 3.2 y el *booster* 2 de la Figura 3.4, con circuito de tono (Figura 3.5). En cada diagrama se tiene control de ganancia máximo (100 %) y control de *treble* medio (50 %), y entre ellos varía la posición del control de *bass* en alta (100 %), media (50 %) y baja (0 %).



Figura 3.13: Diagramas de Bode de magnitud medidos para los diseños de *booster* 1 de la Figura 3.2 y el *booster* 2 de la Figura 3.4, con circuito de tono (Figura 3.5). En cada diagrama se tiene control de ganancia máximo (100%) y control de *bass* medio (50%), y entre ellos varía la posición del control de *treble* en alta (100%), media (50%) y baja (0%)

percepción del oído humano. Haciendo uso de esta herramienta, se compararon cada uno de los diseños de *booster* con su respectiva simulación para determinar si es confiable diseñar en base al audio obtenido de la simulación.

En la tabla 3.3 se muestran los resultados del ODG para ambos diseños de *booster*, con los controles de *bass*, *treble* y *gain* en todas las combinaciones posibles de posiciones baja (L), media (M) y alta (H).

Otro resultado que es de interés es determinar si hay una diferencia perceptible entre el sonido de cada *booster*. Para ello se obtuvo el audio proveniente de cada uno de los circuitos implementados en la PCB para la misma entrada y se compararon utilizando el PEAQ. El resultado obtenido se presenta en la tabla 3.4.

Daga	Canancia	Trable	OI	DG
Dass	Ganancia	Treple	Booster 1	Booster 2
Н	Н	Н	-3.386	-3.402
Н	Н	М	-3.771	-3.686
Н	Н	L	-3.838	-3.878
Н	М	Н	-3.013	-2.945
Н	М	М	-3.568	-3.635
Н	М	L	-3.728	-3.065
Н	L	Н	-2.947	-2.933
Н	L	М	-3.313	-2.946
Н	L	L	-2.197	-2.202
М	Н	Н	-3.256	-3.353
М	Н	М	-3.699	-3.786
М	Н	L	-3.899	-3.893
М	М	Н	-2.73	-2.719
М	М	М	-3.496	-3.423
М	М	L	-3.139	-3.022
М	L	Н	-2.524	-2.532
М	L	М	-2.932	-2.386
М	L	L	-2.502	-3.673
L	Н	Н	-3.362	-3.295
L	Н	М	-3.748	-3.716
L	Н	L	-3.452	-3.659
L	М	Н	-2.835	-2.745
L	М	М	-3.336	-3.495
L	М	L	-3.422	-2.241
L	L	Н	-2.915	-3.246
L	L	М	-3.093	-3.052
L	L	L	-2.195	-2.227

3.7. Análisis de los Resultados

Tabla 3.3: Tabla de valores del *ODG* obtenidos del algoritmo *PEAQ* para el diseño de *booster* 1 y *booster* 2, de simulación vs medidas, para las posiciones de los controles *bass, gain* y *treble* en baja (L), media (M) y alta (H) definidos en la sección 1.3.

3.7. Análisis de los Resultados

En la tabla 3.5 se muestran los resultados obtenidos en cada instancia de diseño: cálculos teóricos, simulaciones y resultados experimentales, para los dos diseños de *booster* propuestos. Las medidas relevadas son para el *booster* junto con el circuito de tono.

Para las medidas de ganancia relevadas el circuito de tono está inactivo: *bass* y *treble* en 50 %. Se observa que la ganancia simulada y relevada experimentalmente para ambos *boosters* se encuentran en los valores esperados, dados por los

Capítulo 3. Booster

BASS	BOOST	TREBLE	ODG
Н	Н	Н	-3.751
Н	Н	М	-3.869
Н	Н	L	-3.909
Н	М	Н	-3.308
Н	М	М	-3.880
Н	М	L	-3.895
Н	L	Н	-2.211
Н	L	М	-3.549
Н	L	L	-3.371
М	Н	Н	-3.485
М	Н	М	-3.831
М	Н	L	-3.905
М	М	Н	-2.321
М	М	М	-3.773
М	М	L	-3.672
М	L	Н	-1.914
М	L	М	-3.122
М	L	L	-2.702
L	Н	Н	-3.428
L	Н	М	-3.837
L	Н	L	-3.895
L	М	Н	-1.793
L	М	М	-3.576
L	М	L	-3.677
L	L	Н	-1.466
L	L	М	-3.458
L	L	L	-3.308

Tabla 3.4: Tabla de valores del ODG obtenidos del algoritmo PEAQ para comparar el sonido del diseño de *booster* 1 y *booster* 2, para las posiciones de los controles *bass, gain* y *treble* en baja (L), media (M) y alta (H) definidos en la sección 1.3.

resultados teóricos.

Los resultados obtenidos para la frecuencia de corte inferior f_i de los circuitos de *booster* de las Figuras 3.2 y 3.4 se muestran también en la tabla 3.5. Para el diseño 1 de *booster* los resultados obtenidos teóricamente y en simulaciones son cercanos, sin embargo el resultado experimental se encuentra por arriba de estos. Si bien el rango de frecuencias audibles comienza en los 20 Hz según lo visto en 1.5 es a partir de los 80 Hz que se encuentra la mayor parte del contenido en frecuencia de la señal proveniente de la guitarra eléctrica, por lo que el valor del polo es aceptable.

Los valores de frecuencia de corte superior f_s de la tabla 3.5 para el booster 1

3.7. Análisis de los Resultados



Figura 3.14: Esquema de medición de la impedancia de entrada de los circuitos de booster.

	Resultados teóricos		Simulaciones		Medidas	
	Booster 1	Booster 2	Booster 1	Booster 2	Booster 1	Booster 2
Ganancia (dB)	21,5	21,5	21,0	21,5	20,9	21,9
$f_i (Hz)$	48,0	3,4 Hz	48,0	3,4 Hz	63,0	4,2 Hz
$f_s (kHz)$	23,4	20,8	21,3	19,8	15,6	19,0
Impedancia de entrada $(k\Omega)$	472	891	492	894	350	980
Impedancia de salida (Ω)	2	00	15	57	21	12

Tabla 3.5: Tabla de comparación de resultados teóricos, simulados y experimentales para los dos diseños de *booster*, bajo condiciones de ganancia máxima (100%), control de *bass* medio (50%) y control de *treble* medio (50%).

se encuentra por debajo del valor calculado teóricamente y del simulado. Pero al igual que para la frecuencia de corte inferior, el valor de f_s contempla el rango de frecuencias de la guitarra eléctrica, mencionado en 1.5. El valor de f_s de booster 2 si tiene el valor esperado, que es el calculado.

La impedancia de entrada teórica y simulada para los dos diseños de *booster* tienen valores similares. La impedancia relevada presenta en ambos casos una diferencia mayor. La Figura 3.14 muestra el esquema de medición de la impedancia de entrada del efecto de *booster* Z_{in} , donde R_{test} es una resistencia de test de valor conocido, Z_{scope} es la impedancia de entrada del osciloscopio del AD2 que según las especificaciones [32] es de valor $1 M\Omega || 24 pF$, y se inyectó un voltaje sinusoidal v_{in} de 200 mV y frecuencia 1 kHz. Se midió el voltaje v_{test} , y a partir de este se despejó la resistencia de entrada a partir de la ecuación (A.35).

Los valores para la impedancia de salida del circuito en la tabla 3.5, refiere a la impedancia de salida del circuito de tono, es por eso que ambos diseños presentan el mismo valor. Los resultados obtenidos teóricamente, en simulación y experimentalmente son acordes entre sí, y adecuados de acuerdo a la resistencia de entrada del amplificador (1.5), de valor $1 M\Omega$.

3.7.1. Simulaciones

Como se mencionó en la introducción 3.1, la ganancia en la banda de interés de 20 Hz a 20 kHz para ambos diseños de *booster* debe ser la misma. Se puede

Capítulo 3. Booster

observar en la Figura 3.7, en la que se muestra el Bode de magnitud para ambos diseños, que en simulación para frecuencias entre 200 Hz y 20 kHz se tiene la misma ganancia, debido a que ambos circuitos presentan un polo a la misma frecuencia, estando el del diseño 1 en 21,3 kHz y el del diseño 2 en 19,8 kHz. Además la ganancia del diseño 1 en banda pasante es de 21,0 dB y para el diseño 2 de 21,5 dB. Sin embargo para frecuencias por debajo de 200 Hz esto no sucede, ya que el diseño 1 presenta un polo en 48,0 Hz, y el polo de baja frecuencia en el diseño 2 se encuentra muy por debajo, en 3,4 Hz.

Además debido a la posición de la frecuencia de corte inferior de los *booster*, el diseño 1 en conjunto con el control de tono *bass* obtienen una menor ganancia que el diseño 2. Debido a esto, cuando el control de bajos este en una posición que no sea 50% los circuitos sonarán diferentes.

En la Figura 3.8b de la sección de simulación 3.4, se observa cómo la posición del polo de alta frecuencia del diseño 2 aumenta cuando baja la resistencia aportada del potenciómetro como lo explicita la ecuación (3.19).

En la Figura 3.9a se muestra cómo el control de *bass* afecta las bajas frecuencias de la banda de 20 Hz a 20 kHz, proporcionando ganancia en el caso de posicionar el control de bajos entre 50 % y 100 % ($0 < k_1 < \frac{1}{2}$), y disminuyendo la ganancia cuando el control está entre 0 % y 50 % ($\frac{1}{2} < k_1 < 1$). En caso de tener el control de bajos en 50 % el circuito no modifica la magnitud del *booster*, como lo especifican las ecuaciones (3.21) y (3.22). De forma análoga en la Figura 3.9b se observa cómo el control de altos modifica la magnitud del diagrama de Bode del circuito de tono del *booster*.

En la Figura 3.10 que muestra la simulación del circuito de tono con ambos *booster*, para las frecuencias del entorno a 500 Hz los controles no afectan en gran medida la ganancia. Por otro lado el control de bajos tiene mayor rango de variación en la magnitud del Bode que el control de altos. Debido a esto las frecuencias más bajas se percibirán con más volumen que las altas.

En la tabla 3.1 se comparan los resultados obtenidos para el circuito de tono en simulación y teóricamente. Se observa que para el *bass*, la ganancia en ambos casos es similar. Para el *treble*, los valores de ganancia son muy diferentes. Se analizó en la simulación qué hipótesis que no se cumplen, y que sí son asumidas en el cálculo teórico. En el cálculo teórico se asume que la resistencia R_6 hacia la referencia de tensión del circuito de la Figura 3.5 no toma corriente, ya que está entre los terminales de entrada del operacional, y por cortocircuito virtual estos deben tener un voltaje muy similar. Sin embargo en la simulación esto no es así, por lo que afecta el resultado de la ecuación 3.22.

3.7.2. Resultados experimentales

Si se hace una comparación entre simulación y resultados experimentales, se observa que tanto el circuito de tono, como los circuitos de *booster* presentan el mismo comportamiento. En las Figuras 3.9 de la simulación se observa que el circuito de tono tiene el mismo comportamiento que en las Figuras 3.12 y 3.13.

En la tabla 3.2, el diseño 1 presenta mayor distorsión que el diseño 2 en todos

los casos. Sin embargo esta distorsión se considera aceptable, ya que es habitual que los efectos de *booster* proporcionen una distorsión controlada.

Dado que el circuito de tono aporta ganancia cuando se posicionan los controles de *bass* y *treble* en su máximo (100%), y sumada a la ganancia de la etapa previa de *boost*, se tendrá en esta situación la mayor distorsión, como lo muestra la tabla 3.2.

3.7.3. PEAQ

Para los resultados de la tabla 3.3 se tienen en todos los casos ODG menores a -2, lo que se interpreta en sonidos obtenidos entre simulación y pedal muy diferentes, ya que un ODG con valor 0 que corresponde una diferencia imperceptible y -4 para una diferencia muy notoria.

Los resultados de la tabla 3.3 exponen que el diseño del efecto de *booster* no puede basarse en su totalidad en la simulación. La herramienta de simulación es de gran utilidad para depurar el diseño de errores, y ayuda a comprender el funcionamiento a nivel electrónico del circuito. Sin embargo no cumple la función como herramienta para conocer el verdadero sonido del efecto. En este caso, el proceso de diseño incluye inherentemente su montaje físico para la prueba de sonido.

Por otro lado, el ODG promedio de la tabla 3.4 es de -3,3, y por lo tanto se concluye que los sonidos obtenidos a partir de cada uno de los diseños de *booster* son muy diferentes. Sin embargo no se puede concluir que esta diferencia se deba a cómo afectan los componentes, ya que los circuitos presentan otras diferencias como el ancho de banda.

Se concluye este capítulo con dos diseños de pedal que cumplen satisfactoriamente con los requerimientos 3.3.1, y que proporcionan un sonido agradable, similar a los pedales de este tipo.

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 4

Overdrive

4.1. Introducción

Los pedales de *overdrive*, *distortion* y *fuzz*, comparten una característica en común: saturan la señal de entrada. Sin embargo se diferencian en el grado de distorsión de la señal de salida, obteniendo un sonido más natural y con menos contenido armónico en los pedales de *overdrive*, e incrementando la distorsión en los otros efectos, siendo el de *fuzz* el que recorta de manera más agresiva la señal. El sonido producido por un pedal de *overdrive*, surge con la motivación de recrear el sonido producido por los amplificadores de tubo al aumentar al máximo su ganancia, generando una distorsión.

El objetivo de este dispositivo es recortar la señal proveniente de la guitarra, más que amplificarla. Es por ello que muchas veces estos pedales son combinados con un pedal de efecto *booster*. Una configuración usual para la implementación del circuito de *overdrive* se en basa tres etapas principales, como se muestra en la Figura 4.1. La primera es una etapa que proporciona una alta impedancia de entrada, con el fin de evitar que el pedal cargue a la guitarra eléctrica u otros pedales. Luego se identifica la etapa de *clipping* la cual genera distorsión recortando la señal, y finalmente se agrega una etapa de tono.



Figura 4.1: Etapas en el circuito de overdrive.

4.2. Topologías de Clipping

En los pedales con efectos de distorsión, generalmente la señal se recorta utilizando un amplificador operacional realimentado, y diodos. Existen dos principales topologías, denominadas *hard clipping* y *soft clipping*, ilustradas en las Figuras 4.2a y 4.2b respectivamente.



Figura 4.2: Topologías de hard clipping y soft clipping

Cuando los diodos se conectan en la realimentación del operacional, se denomina soft clipping. Esta estructura provoca que para amplitudes grandes de v_{out} los diodos conduzcan, por lo cual el amplificador se comporta como un seguidor una vez que $|v_{in} - v_{out}| = V_{\gamma}$. Por otro lado, si los diodos se conectan entre la salida del operacional y tierra, se denomina hard clipping. Con esta topología, cuando $|v_{out}| = V_{\gamma}$ los diodos limitan la salida del operacional en el valor V_{γ} . En general los pedales denominados overdrive implementan soft clipping, mientras que los que implementan hard clipping se denominan pedales de distorsión.

Se debe distinguir entre la distorsión como la clasificación de un tipo de pedal, y la distorsión armónica como fenómeno eléctrico. La definición de distorsión armónica total utilizada en este capitulo, es la que se define en la sección 3.5

4.3. Principio de Funcionamiento

El corazón del overdrive es la etapa de soft clipping. Una de las configuraciones más utilizadas es la que se muestra en la Figura 4.3. Para comprender la esencia del circuito se analizará cómo es la transferencia entrada-salida $\frac{v_{out}}{v_{in}}$ en la Figura 4.3. Al igual que en los circuitos ya analizados en el capítulo 3, debido a los limites de alimentación, debe fijarse el voltaje de continua de la entrada en 4,5 V para obtener la mayor excursión.

Se distinguen tres modos de funcionamiento en el circuito: cuando ambos diodos no conducen, cuando conduce D_1 y no D_2 , y cuando conduce D_2 y no D_1 .

Cuando ninguno de los diodos conduce, se identifica una configuración no inversora, cuya transferencia está determinada por la ecuación (4.1).

4.3. Principio de Funcionamiento



Figura 4.3: Configuración overdrive.

$$G = \frac{v_{out}}{v_{in}} = 1 + \frac{Z_{FB}}{Z_2}$$
(4.1)

En la ecuación (4.1) v_{in} es el voltaje de entrada y v_{out} el voltaje de salida. Por otro lado las impedancias Z_2 y Z_{FB} están determinadas por las ecuaciones (4.2) y (4.3).

$$Z_2 = R_2 + \frac{1}{C_2 s} \tag{4.2}$$

$$Z_{FB} = \frac{R_3 + P_1(1-k)}{1 + (R_3 + P_1(1-k))C_3s}$$
(4.3)

El factor k es un número entre 1 y 0, que representa la resistencia del potenciómetro P_1 , que no esta en serie a R_3 . Así cuando k = 1 significa que el potenciómetro P_1 no tiene efecto sobre el circuito. Por el contrario, cuando k = 0, el potenciómetro aporta su máximo valor al circuito.

Para simplificar el análisis en esta etapa del estudio del circuito, no se tomará en cuenta el condensador C_2 , es decir que el mismo es lo suficientemente grande como para no afectar las frecuencias a las que se están trabajando. Se recuerda que para estos circuitos el rango de frecuencias de interés es el audible, que incluye desde los 20 Hz hasta los 20 kHz.

Si se sustituyen los resultados de las ecuaciones (4.2) y (4.3) en la ecuación (4.1), en banda pasante se deduce el resultado de la ecuación (4.4).

$$G = 1 + \frac{R_3 + P_1(1-k)}{R_2} \tag{4.4}$$

Además considerando que el punto de operación se fija en $\frac{V_{DD}}{2} = 4,5 V$, para que la salida alcance los límites de la excursión, la entrada debe cumplir con la ecuación (4.5)

$$v_{in} = \frac{V_{DD}}{2G} = \frac{V_{DD}}{2} \frac{R_2}{R_3 + P_1(1-k)}$$
(4.5)

Este resultado establece la condición que se debe cumplir para que el amplificador operacional distorsione. En general se desea que esto no ocurra, dado que los diodos cumplen con la función de generar la distorsión.

Se considera ahora que el diodo D_1 conduce, esto sucede si la diferencia de voltaje entre entrada y salida supera el voltaje umbral V_{γ} del mismo, es decir:

$$v_{in} - v_{out} \ge V_{\gamma} \tag{4.6}$$

En esta situación se quiere conocer el mínimo valor de la señal de entrada para el cual conduce D_1 . Esto sucede cuando en la ecuación (4.6) se cumple la igualdad $v_{in} - v_{out} = V_{\gamma}$. Utilizando esta igualdad y considerando la ecuación (4.1) en banda pasante se obtiene la igualdad en la expresión (4.7):

$$V_{\gamma} = v_{in}(1-G) = -v_{in}\frac{R_3 + P_1(1-k)}{R_2}$$
(4.7)

Despejando v_{in} de la ecuación (4.7) se obtiene el voltaje de entrada necesario para que circule corriente por el diodo D_1 , y por lo tanto se distorsione la señal. Este resultado se muestra en la ecuación (4.8).

$$v_{in} = -V_{\gamma} \frac{R_2}{R_3 + P_1(1-k)} \tag{4.8}$$

A partir de las ecuaciones (4.8) y (4.5), se puede deducir que para que haya distorsión, la condición más restrictiva está dada por la expresión (4.8), ya que en general $V_{\gamma} < 4.5 V$. Esto asegura que la distorsión en el circuito de *clipping* esté determinada por los diodos.

Con la ecuación (4.8) queda definido el valor de la señal de entrada que genera un recorte inferior. El mismo razonamiento es utilizado para hallar el voltaje a partir del cual la señal es recortada superiormente, pero suponiendo que el diodo D_2 es quien conduce. En función de lo anterior, para que los diodos recorten la señal se debe cumplir:

$$|v_{in}| = V_{\gamma} \frac{R_2}{R_3 + P_1(1-k)} \tag{4.9}$$

A partir de la ecuación (4.9) se puede observar que la elección de los diodos juega un papel fundamental en la salida de circuito de *clipping*, lo cual se refleja mediante la incidencia de V_{γ} . La amplia variedad de diodos en el mercado permite obtener sonidos distintos al implementar un mismo circuito, cambiando únicamente

los diodos. A su vez, variar entre diodos de silicio y de germanio cambia el sonido obtenido, por lo cual muchos usuarios se inclinan hacia pedales con diodos de uno u otro material.

Por otro lado, en general es importante controlar el tono de la guitarra luego de la etapa de *clipping*. Los circuitos de tono se componen de filtros activos o pasivos, y sus rangos de frecuencias varían dependiendo del pedal.

4.4. Revisión de Algunos Pedales en el Mercado

4.4.1. Overdrive de Estudio 1

El overdrive de estudio 1 es catalogado como *transparent overdrive* debido a que produce su sonido mediante la suma de una señal distorsionada con una señal "limpia" [33]. El pedal se caracteriza por los bloques de ganancia y sumador.

A la entrada del bloque de ganancia, la señal se divide por tres ramas. Una de ellas entra al circuito de *clipping* que utiliza *hard clipping* con diodos de germanio, mientras que las otras dos recorren redes pasivas. Estas señales se combinan en el bloque sumador, generando el famoso efecto de *transparent overdrive*.

4.4.2. Overdrive de Estudio 2

El overdrive de estudio 2 se caracteriza por su etapa de *clipping* y su control de tono, generando una distorsión mediante *soft clipping*, como la mayoría de los *overdrive*, y controlando las altas frecuencias mediante un filtro activo.

La etapa de *clipping* se compone de un amplificador no-inversor con diodos en el loop de realimentación. La ganancia se controla con un potenciómetro la realimentación, y en el diseño se implementan diodos de silicio para el *clipping*.

Por otro lado, el circuito de tono varía las frecuencias filtradas mediante un potenciómetro.

4.4.3. Overdrive de Estudio 2

Los ejemplos anteriores muestran distintos enfoques en torno al *clipping* de un overdrive, donde el overdrive de estudio 1 implementa *hard clipping* en contraposición con el *soft clipping* del overdrive de estudio 2. Por otro lado ambos realizan un *clipping* simétrico de la señal, dado que en ambos semi-ciclos, la señal de entrada al circuito de *clipping* es recortada por diodos idénticos.

Sin embargo, existen pedales que realizan un *clipping* asimétrico ya sea mediante el uso de diodos distintos, o conectando dos o más diodos en serie en una malla de realimentación, mientras que en la otra se conecta un solo diodo. Un ejemplo esto es el pedal de estudio 3 [34]. Este pedal tiene un switch de tres posiciones que permite variar entre dos opciones con *clipping* simétrico, o una con *clipping* asimétrico. Además, el diseño del overdrive de estudio 3 implementa el control de tono en el mismo bloque que el control de ganancia, permitiendo controlar las frecuencias bajas y altas por separado, obteniendo un circuito compacto.

4.5. Diseño

4.5.1. Requerimientos

La motivación de este diseño apunta a crear un *overdrive* que produzca un sonido atractivo, brindando a su vez suficiente versatilidad de forma que se adapte a las necesidades del usuario. Por otro lado, para garantizar que el circuito funcione adecuadamente tanto de forma individual como en conjunto con otros pedales o efectos, se definen los siguientes requerimientos:

• Impedancia de entrada

El circuito debe tener una impedancia en la entrada de señal proveniente de la guitarra mayor a 269 $k\Omega$, de forma que sea al menos 9 veces mayor a la impedancia de salida de la guitarra, caracterizada por la ecuación (1.2).

• Impedancia de salida

El circuito debe tener una impedancia en la salida menor a 1 $k\Omega$.

Ganancia

En la etapa de ganancia, se debe garantizar una ganancia máxima de 40 \pm 5 dB en el entorno de una frecuencia de $1 \pm 0.2 \ kHz$.

Distorsión

En cuanto a la etapa de distorsión, se debe garantizar que la THD indicada por la ecuación (3.23) varíe entre 1% y 30%.

Tono

La etapa de control de tono debe permitir modificar la banda pasante del circuito, con el fin de que el usuario pueda amplificar o atenuar las frecuencias deseadas.

La Figura 4.4 presenta el esquemático completo del diseño.



Figura 4.4: Circuito de overdrive implementado.

4.5. Diseño



Figura 4.5: Buffer de entrada, circuito overdrive

4.5.2. Buffer de Entrada

El buffer de entrada se compone de un seguidor emisor. La Figura 4.5 muestra el bloque correspondiente.

Se utilizó el modelo de transistor 2SC1815GR debido a su ganancia en corriente β , con un valor típico entre 200 y 400 [35].

El capacitor C_1 en serie con R_1 forman un filtro pasa altos con el paralelo de R_2 y R_{vb} , cuya frecuencia de corte está determinada por la ecuación(4.10)

$$f_c = \frac{1}{2\pi (R_1 + R_2 || R_{vb})} \approx 10.2 \ Hz \tag{4.10}$$

Dicho filtro elimina el ruido proveniente de la entrada y a su vez desacopla la continua. La polarización del transistor se da a través de la resistencia R_2 cuyo valor es 1 $M\Omega$. El valor de R_2 determina la impedancia de entrada del circuito, así como su punto de operación habiendo un compromiso entre ambos. Analizando el circuito en continua, se puede obtener que las corrientes de base y de colector cumplen con las ecuaciones (4.11) y (4.12) respectivamente, donde V_B corresponde a la tensión en la base de Q_1 .

$$I_B = \frac{V_{REF} - V_B}{R_2}$$
(4.11)

$$I_C = \frac{V_B - V_{BE}}{R_3}$$
(4.12)

A partir de las ecuaciones anteriores y de la igualdad $I_C = \beta I_B$ se obtiene la ecuación (4.13), donde se observa la incidencia de R_2 sobre la polarización de Q_1 .

$$V_B = \frac{V_{REF}\beta \frac{R_3}{R_2} + V_{BE}}{1 + \frac{R_3\beta}{R_2}}$$
(4.13)

43

Analizando el resultado anterior para el peor caso, es decir $\beta = 200$, se obtiene que $V_B = 3,23 V$ y por lo tanto $V_E = V_B - V_{BE} \approx 2,54 V$, por lo cual v_{out} tiene un rango de excursión máximo de 2,54 V, menor a $\frac{V_{CC}}{2}$. Sin embargo esto no supone un problema dado que la amplitud máxima de una señal de guitarra es 1 V, de acuerdo a lo establecido en 1.5. Por lo tanto como $v_{out} \approx v_{in}$ la señal no es afectada por el punto de polarización.

A la salida del circuito, se coloca un capacitor de desacople para que llegue solo la componente de señal a la siguiente etapa.

La impedancia de entrada del circuito de entrada es:

$$Z_{in} = R_1 + (R_2 || (r_\pi + (\beta + 1)R_3))$$
(4.14)

Para análisis del circuito bajo condiciones normales se toma el valor típico de la ganancia en corriente $\beta \approx 350$, una tensión en la base $V_B \approx 3,66 V$ y $V_{BE} \approx 0,7 V$, por lo que a partir de la ecuación (4.12) se obtiene:

$$I_C = 296 \ \mu A \tag{4.15}$$

Del resultado anterior y sabiendo que $V_T \approx 26 mV$:

$$r_{\pi} = \frac{\beta V_T}{I_C} = 30.8 \ k\Omega \tag{4.16}$$

Por lo tanto $(\beta + 1)R_3 \gg r_{\pi}$, por lo que [35] se obtiene:

$$Z_{in} = R_1 + (R_2 || (\beta + 1)R_3) = 778,7 \ k\Omega \tag{4.17}$$

4.5.3. Etapa de Clipping

La etapa de *clipping* se compone de tres bloques: el circuito de *soft clipping*, el filtro activo y el sumador implementados con U_1 , U_2 y U_3 respectivamente. Estos bloques se muestran en la Figura 4.6.

El objetivo de esta etapa es generar una salida compuesta por la suma de una señal distorsionada y otra sin distorsión.

El propósito del filtro activo dado por U_2 es evitar una realimentación positiva en el operacional U_1 . Si en lugar del filtro se conectara una red pasiva, el cortocircuito entre las resistencias R_{10} y R_{11} daría como resultado un camino entre la salida de U_1 y su entrada no inversora.

Por otro lado la entrada no inversora del integrado U2 en el filtro activo está conectada a la referencia de tensión a través de una resistencia $R_7 = 1 \ M\Omega$. El valor de la resistencia R_7 se eligió para no cargar a la referencia de tensión. Se fija el punto de operación en 4,5 V debido a que los operacionales son alimentados entre 0 V y $V_{CC} = 9 V$. Luego, considerando el cortocircuito virtual se llega a que la transferencia entre la entrada v_{in} y la salida v_{out2} es:

$$\frac{v_{out2}}{v_{in}} = \frac{1 + (R_9C_7 + R_8C_6 + R_9C_6)s + R_9C_7R_8C_6s^2}{(1 + R_9C_7s)(1 + R_8C_6s)}$$
(4.18)

4.5. Diseño



Figura 4.6: Etapa de Clipping del circuito overdrive implementado.

Singularidad	Expresión Algebraica	Frecuencia
f_{p1}	$\frac{1}{2\pi R_9 C_7}$	$338,6 \ kHz$
f_{p2}	$\frac{1}{2\pi R_8 C_6}$	338,6~Hz
f_{z1}	$\frac{R_8C_6 + \sqrt{R_8C_6(R_8C_6 - R_9C_7)}}{2\pi 2R_8C_6R_9C_7}$	$338,6 \ kHz$
f_{z2}	$f_{z2} = \frac{R_8 C_6 - \sqrt{R_8 C_6 (R_8 C_6 - R_9 C_7)}}{2\pi 2 R_8 C_6 R_9 C_7}$	84,7~Hz

Tabla 4.1: Polos y ceros del filtro activo.

Las resistencias R_8 y R_9 se eligieron para darle ganancia a la señal "limpia" v_{out2} , ya que el circuito de *clipping* también otorga ganancia. Con esto se logra que v_{out2} tenga presencia en la suma posterior.

Se eligió el capacitor C_6 para desacoplar la continua de la tierra, sin afectar de forma considerable el funcionamiento del circuito en la banda audible, ya que si bien introduce el polo f_{p2} en la banda de interés de 20 Hz a 20 kHz, se encontró que este produce un sonido agradable. De igual forma, C_8 se dimensionó para desacoplar continua. En función de los valores presentados en la Figura 4.6 para R_8 , R_9 , C_6 y C_7 , se cumple que $R_8C_6 = R_9C_6 \gg R_9C_7$, por lo cual la expressión 4.18 se reduce a la ecuación (4.19).

$$\frac{V_{out2}}{V_{in}} = \frac{1 + 2R_8C_6s + R_8C_6R_9C_7s^2}{(1 + R_9C_7s)(1 + R_8C_6s)}$$
(4.19)

Los polos y ceros de la transferencia en 4.19 se muestran en la tabla 4.1.

Si bien la banda audible comprende el rango de 20 Hz hasta 20 kHz [17], las frecuencias producidas por una guitarra eléctrica se encuentran fundamentalmente

Singularidad	Expresión Algebraica	Frecuencia
f_{p1}	$\frac{1}{2\pi P_1 C_4}$	$3,18 \ kHz$
f_{p2}	$\frac{1}{2\pi R_5 C_3}$	338,6 Hz
f_{z1}	$\frac{P_1C_3 + \sqrt{(P_1C_3)^2 - P_1R_5C_4C_3}}{2\pi P_1R_5C_3P_1C_4}$	$338,6 \ kHz$
f_{z2}	$\frac{P_1C_3 - \sqrt{(P_1C_3)^2 - P_1R_5C_4C_3}}{2\pi P_1R_5C_3P_1C_4}$	3,18~Hz

Tabla 4.2: Polos y ceros del circuito de *clipping* para $k \approx 1$ con D_1 y D_2 desconectados del circuito.

en el rango de 80 Hz hasta 7 kHz [17]. Además se comprobó empíricamente que esta elección de componentes da como resultando un sonido agradable. Para esa banda se puede considerar que la expresión 4.18 toma el siguiente valor:

$$G_{FA} = \frac{V_{OUT2}}{V_{IN}} \approx 2 \ V/V = 6,02 \ dB$$
 (4.20)

Lo anterior surge de considerar que el cero en f_{z1} y el polo en f_{p1} se cancelan, y si bien el otro par cero-polo no cumple lo mismo en forma exacta, la mayor parte de las frecuencias de la guitarra está muy por encima de f_{p2} , por lo cual el filtro no altera la señal de forma significativa.

Se puede observar que el bloque de *soft clipping* es similar al filtro activo a menos de D_1 y D_2 , que son responsables de generar la distorsión, y el potenciómetro $P_1 = 500 \ k\Omega$ que le brinda ganancia al circuito. Nuevamente, se eligieron los capacitores C_3 y C_5 para desacoplar continua. De forma análoga al filtro activo, se puede deducir que la ganancia del circuito de *soft clipping* es:

$$\frac{V_{out1}}{V_{in}} = \frac{1 + ((R_6 + P_1k)C_4 + R_5C_3 + (R_6 + P_1k)C_3)s + (R_6 + P_1k)C_4R_5C_3s^2}{(1 + (R_6 + P_1k)C_4s)(1 + R_5C_3s)}$$
(4.21)

Al variar k también varian los polos y ceros del sistema, cuando $k \approx 0$ los mismos coinciden con los del filtro activo. Cuando $k \approx 1$ se obtienen los polos y ceros indicados en la tabla 4.2:

De lo anterior se puede deducir que la respuesta en frecuencia del circuito de clipping tiene ganancia máxima cerca de $f = 1,4 \ kHz$. Esto se debe a que el cero f_{z2} provoca un aumento de ganancia hasta que se alcanza el polo f_{p2} , y luego el polo f_{p1} genera una caída. De esta forma se obtiene un circuito de clipping que otorga una ganancia máxima en las frecuencias medias. Si se considera la ganancia para la frecuencia $f = 1,0 \ kHz$, se obtiene el resultado de la ecuación (4.22).

$$G_C = \frac{V_{out1}}{V_{in}} \approx 79.8 \ V/V = 38.0 \ dB$$
 (4.22)

Esta ganancia se considera asumiendo que los diodos no conducen, y da una idea de la distorsión que genera el *overdrive*, dado que en general la señal será recortada por D_1 y D_2 , de acuerdo a lo explicado en 4.1. A mayor ganancia, habrá mayor distorsión.

Finalmente, la señal limpia se suma con la distorsionada en el bloque sumador. Analizando las mallas del circuito, se obtiene la ecuación (4.23).

$$V_{out} = -\frac{R_{12}}{(1+R_{12}C_8s)} \left(\frac{V_{OUT1}}{R_{10}} + \frac{V_{OUT2}}{R_{11}}\right)$$
(4.23)

La suma ponderada indicada en la ecuación (4.23) muestra cómo la señal de salida tiene la distorsión otorgada por el bloque de *clipping*, pero con incidencia de la señal limpia. El peso de cada una esta dada por el valor de las resistencias R_{10} y R_{11} de la Figura 4.6.

Los valores de las resistencias R_{10} , R_{11} , R_{12} y el condensador C_8 se definieron para otorgar una ganancia extra previa al circuito de tono, y además para fijar el polo del circuito en la frecuencia $f_p \approx 2,34 \ kHz$. El objetivo de lo anterior es mitigar la pérdida de ganancia que se discutirá en la sección 4.5.4, y además filtrar las frecuencias más altas de la guitarra. Es importante resaltar que luego de la etapa de *clipping* se producen armónicos dentro de la banda audible. Estos armónicos en algunos casos pueden ser indeseables, debido a que se sitúan a frecuencias por fuera del rango especificado para una guitarra en 1.5. Esto implica que se ocupan frecuencias que podrían corresponder a otro instrumento musical.

4.5.4. Etapa de Tono

Luego de la etapa de clipping, el circuito presenta una etapa de control de tono. La Figura 4.7 ilustra el circuito correspondiente:

Dicho circuito se compone de dos filtros en paralelo, un pasa alto compuesto por C_{11} y R_{15} , y un pasa bajo compuesto por R_8 y C_{10} . El potenciómetro P_T regula la incidencia de cada filtro en la salida. Si se calculan las impedancias vistas Z_{V1} y Z_{V2} denotadas en la Figura 4.7 se obtiene:

$$Z_{V1} = P_T + \frac{R_{14}}{1 + R_{14}C_{10}s} \tag{4.24}$$

$$Z_{V2} = P_T + \frac{R_{15}}{1 + R_{15}C_{11}s} \tag{4.25}$$

Además, se cumple que la salida del circuito depende del factor de relación k de potenciómetro, de acuerdo la ecuación(4.26).

$$V_{out} = V_1 k + V_2 (1 - k) \tag{4.26}$$

Donde las tensiones en las terminales del potenciómetro P_T son:

$$V_1 = V_{in} \frac{(R_{15} || Z_{V1}) C_{11} s}{1 + (R_{15} || Z_{V1}) C_{11} s}$$
(4.27)

$$V_2 = V_{in} \frac{Z_{V2}}{(R_{14} + Z_{V2})(1 + (R_{14}||Z_{V2})C_{10}s)}$$
(4.28)

Como se puede observar en la ecuación 4.26 el potenciómetro P_T regula la incidencia de cada filtro en la salida del circuito.



Figura 4.7: Etapa de tono pata el circuito overdrive implementado.

Para valores grandes de P_T se puede despreciar el efecto de un filtro sobre el otro. Esto se puede deducir notando que si P_T es suficientemente grande, $Z_{v1} \approx Z_{v2} \approx P_T$ debido a las ecuaciones (4.24) y (4.25), con lo cual las ecuaciones (4.27) y (4.28) se reducen a las expresiones de un pasa bajo y un pasa alto de primer orden.

En cambio si P_T es pequeño provoca que los filtros presenten varios ceros y polos adicionales a los de los filtros pasa bajos y pasa altos. Sin embargo para el valor de P_T elegido los ceros y polos adicionales no afectan de manera significativa a las respuestas en frecuencia.

El resultado de este circuito es un control de tono que permite atenuar las frecuencias bajas, medias o altas según la posición del potenciómetro. Si se posiciona en el medio, se obtiene un efecto conocido como *mid scooping*, el cual refiere a una pérdida de ganancia en las frecuencias medias. La Figura 4.9 ilustra el efecto mencionado.

4.5.5. Buffer de Salida

La Figura 4.8 presenta el esquemático correspondiente a el buffer de salida que consiste en un circuito seguidor. Los condensadores C_{12} y C_{13} se eligieron para filtrar la continua, mientras que la resistencia R_{16} tiene un valor alto para polarizar el operacional sin afectar el valor del voltaje de referencia.

El potenciómetro P_V permite controlar la amplitud de la salida, lo cual se co-

noce como *level* o volumen. Debido a la baja impedancia de salida del operacional utilizado TL02CP, que típicamente es del entorno de los 100 Ω y considerando que $P_V = 1 \ k\Omega$, se obtiene $Z_{OUT} < 1 \ k\Omega$.



Figura 4.8: Etapa de salida del circuito de overdrive implementado.

4.6. Simulaciones

En esta sección se presentan las simulaciones realizadas en LTspice IV para el overdrive diseñado. Todas las simulaciones a excepción de los diagramas de Bode, se realizaron a una frecuencia de 1 kHz, y a su vez fijando el potenciómetro de volumen al máximo para obtener la mayor amplitud posible a la salida. La amplitud de la señal de entrada varió según la simulación realizada. La elección de estas referencias está vinculada al rango de frecuencias de una guitarra, especificado en la sección 1.5.

Como se menciona en la sección 4.5.4, el circuito de tono implementa un filtro pasivo compuesto por un pasa bajo y un pasa alto. La Figura 4.9 ilustra el comportamiento del filtro al variar el potenciómetro, para el caso de la simulación. Se puede observar que para un valor de tono cercano a 0% los bajos se atenúan considerablemente, sin afectar los altos. Para el caso del tono al 100 % se obtiene el efecto análogo. Finalmente, si se sitúa el tono en 50 % se observa la incidencia de ambos filtros, lo cual deriva en una atenuación de las frecuencias medias.

La Figura 4.10a ilustra la respuesta en frecuencia de la simulación del overdrive, donde se puede apreciar la ganancia del circuito así como el efecto del circuito de tono.

4.6.1. Impedancia de Entrada

La impedancia de entrada se simuló agregando una resistencia de 1 Ω a la entrada del circuito ilustrado en 4.5 para luego medir la corriente de que circula por dicha resistencia. Para una señal sinusoidal de amplitud $v_{in} = 100 \ mV$, se

Capítulo 4. Overdrive



Figura 4.9: Simulación: Respuesta en frecuencia del circuito de tono del overdrive.



Figura 4.10: Respuesta en frecuencia del overdrive.

obtiene una corriente de amplitud $i_{in} = 184,8 nA$. La impedancia de entrada resulta:

$$Z_{IN} = \frac{v_{in}}{i_{in}} = 541.1 \ k\Omega \tag{4.29}$$

Se puede observar que el valor obtenido en (4.29) es menor que el valor de diseño. Esto se debe a que $\beta \approx 120$ par el modelo de los transistores utilizados en la simulación. Esto se puede corroborar midiendo las corrientes de base y emisor, para las cuales se obtiene $i_b = 85,7 \ nA$ y $i_e = 9,8 \ \mu A$ respectivamente. Luego, sabiendo que $i_e = (\beta + 1)i_b$ se obtiene β y sustituyendo en la ecuación (4.17), se obtiene un valor similar al de la ecuación (4.29).

4.7. Resultados Experimentales

4.6.2. Ganancia

Desconectando los diodos de la etapa de clipping ilustrada en 4.6, se puede determinar la máxima ganancia que produce dicho bloque. Para una entrada de 10 mV, se obtiene una salida de 1,01 V por lo tanto:

$$G_C = \frac{V_{OUT1}}{V_{IN}} = 101, 4 \ V/V = 40,1 \ dB \tag{4.30}$$

4.6.3. Distorsión Armónica

Utilizando la herramienta FFT del LTspice IV se puede obtener el espectro de la salida del circuito mostrado en la Figura 4.6. Como el circuito de tono filtra la señal según la posición del potenciómetro de tono, la distorsión armónica depende del mismo. La tabla 4.3 presenta los resultados obtenidos para una entrada sinusoidal pura de frecuencia 1 kHz y amplitud 150 mV.

	Tono 100%	Tono 50%	Tono 0%
THD	$6{,}5\%$	5,4%	$2{,}1\%$

Tabla 4.3: *THD* del *overdrive* según la posición del potenciómetro de tono. El máximo se alcanza con el potenciómetro girado hasta su tope en sentido horario. En la simulación se respeto el incremento del potenciómetro acorde al del circuito en PCB.

4.6.4. Impedancia de Salida

De forma análoga a la sección anterior, la impedancia de salida depende del potenciómetro de volumen. Para medir dicha impedancia, se desconecta la tierra del potenciómetro R_V de la Figura 4.8 para conectar una resistencia de 1 Ω en serie con una fuente. De esta forma se inyecta una entrada de 150 mV para medir la corriente a través de la resistencia de prueba. La tabla 4.4 muestra los resultados obtenidos.

4.7. Resultados Experimentales

En esta sección se detallan las medidas realizadas sobre el circuito, una vez implementado en la PCB. Al igual que en las simulaciones, todas las medidas se realizaron a una frecuencia de 1 kHz. A su vez, el potenciómetro de ganancia se fijó en el máximo.

	Volumen Máximo	Volumen Medio	Volumen Mínimo
Z_{OUT}	990 Ω	501 Ω	$10 \ \Omega$

Tabla 4.4: Impedancia de salida del overdrive según la posición del potenciómetro de volumen. El máximo se alcanza con el potenciómetro girado hasta su tope en sentido horario.





Figura 4.11: Respuesta del circuito de overdrive para un transitorio de frecuencia 1 kHz.

En la Figura 4.10b se observa la respuesta en frecuencia del *overdrive*. Se puede apreciar la ganancia en la banda audible, así como la incidencia del circuito de tono. A su vez se puede observar la similitud con la Figura 4.10a.

Por otro lado, la Figura 4.11 ilustra la respuesta del *overdrive* ante un transitorio. Al variar el potenciómetro de *gain* se observa como el circuito de *clipping* distorsiona la señal.

4.7.1. Impedancia de Entrada

La impedancia de entrada se obtuvo implementando un divisor resistivo, conectando una resistencia de test $R_{test} = 330 \ k\Omega$ a la entrada del buffer que se muestra en la Figura 4.5. La Figura 4.12 ilustra el esquema correspondiente, donde se puede apreciar la impedancia de entrada del osciloscopio del Analog Discovery 2 [32], la cual está compuesta por el paralelo de R_{scope} y C_{scope} . El valor de la resistencia de prueba se eligió asumiendo que el valor de la impedancia de entrada es del mismo orden que el valor de diseño. Para una entrada de 200 mV, se obtiene una salida de 117,5 mV por lo cual se despeja la impedancia de entrada Z_{IN} de acuerdo a la ecuación (A.35).

$$Z_{IN} = 869.8 \ k\Omega \tag{4.31}$$

4.7.2. Ganancia

Para medir la ganancia en la etapa de clipping se inyectó una señal de baja amplitud a la entrada del overdrive con el fin de evitar que se enciendan los diodos del circuito de clipping ilustrado en 4.6. Además, se aseguró que la THD no supere

4.7. Resultados Experimentales



Figura 4.12: Esquema de medición para la impedancia de entrada del overdrive.

el 5% para esta medida. Al inyectar una señal de entrada $v_{in} = 2 mV$ se obtuvo $v_{out_1} = 201,1 mV$, por lo cual la máxima ganancia que puede otorgar el circuito de *clipping* queda determinada por la ecuación (4.32).

$$G_C = \frac{v_{out_1}}{v_{in}} = 100,6 \ V/V = 40,1 \ dB \tag{4.32}$$

4.7.3. Distorsión Armónica

La distorsión armónica se midió para distintas posiciones del potenciómetro de tono, al igual que en la simulación. Al inyectar una señal de 150 mV en la entrada del circuito 4.5, se puede relevar la *THD* mediante la herramienta *Measurments* del *Waveforms*. La tabla 4.5 presenta los resultados obtenidos.

	Tono 100%	Tono 50%	Tono 0%
THD	25,0%	14,3%	5,3%

Tabla 4.5: *THD* del *overdrive* según la posición del potenciómetro de tono. El máximo se alcanza con el potenciómetro girado hasta su tope en sentido horario.

4.7.4. Impedancia de Salida

La impedancia de salida se midió de forma similar a la de entrada, implementando un divisor resistivo en el buffer de salida ilustrado en la Figura 4.8. Se eligió una resistencia de prueba de 100 Ω , y la misma se conectó en serie con el generador de ondas hacia la terminal del potenciómetro R_V que se encuentra a tierra. De esta forma, midiendo la caída de tensión en dicha resistencia se despeja la impedancia

de salida. La tabla 4.5 ilustra los valores obtenidos para distintas posiciones del potenciómetro de volumen.

	Volumen 100%	Volumen 50%	Volumen 0 %
Z_{OUT}	471 Ω	$155 \ \Omega$	$2,6 \ \Omega$

Tabla 4.6: Impedancia de salida del *overdrive* según la posición del potenciómetro de volumen. El máximo se alcanza con el potenciómetro girado hasta su tope en sentido horario.

4.8. PEAQ

En esta sección se detallan los resultados obtenidos al comparar las señales producidas por el circuito implementado físicamente, con las de la simulación en LTspice IV de acuerdo al procedimiento explicado en 2.5. La tabla 4.7 indica el ODG obtenido para cada una de las posiciones de los potenciómetros. Se puede observar que según la clasificación mencionada en 2.4, el sonido producido por la simulación es notoriamente distinto al producido por la implementación física, debido a que la mayoría de los valores de ODG son muy cercanos a -4.

4.9. Análisis de los Resultados

En esta sección se analizan todos los resultados obtenidos, contrastando valores de diseño, simulación y medidas. La tabla 4.8 muestra los valores obtenidos para ganancia de etapa de *clipping*, impedancia de entrada y de salida. Por otro lado, la tabla 4.9 muestra los valores de *THD* obtenidos en simulaciones y medidas, de acuerdo a su definición en la ecuación (3.23).

A partir de la ecuación (4.31) se puede observar que la impedancia de entrada del *overdrive* cumple satisfactoriamente los requerimientos especificados en la subsección 4.5.1. Las diferencias observadas se deben a la variación en el factor β del transistor Q_1 ilustrado en la Figura 4.5.

Por otro lado, como se puede observar en la ecuación (4.32), la ganancia obtenida experimentalmente satisface los requerimientos de diseño especificados en la sección 4.1. A su vez, se puede notar que la ganancia obtenida en la implementación física es igual a la obtenida en la ecuación (4.30), y difiere poco respecto a los cálculos teóricos.

La distorsión armónica reportada en 4.5 muestra la incidencia del tono en el efecto del *overdrive*. Existe una diferencia considerable respecto a los valores de la simulación reportados en 4.3. De todos modos para las medidas relevadas, se observa que el rango de variación de la *THD* se encuentra dentro de los requerimientos especificados en 4.1.

También se observa que la impedancia de salida de la implementación física, cumple satisfactoriamente con los requerimientos especificados en 4.1.

A partir de la tabla 4.7 se concluye que la simulación y la implementación física del *overdrive* producen sonidos notoriamente distintos. Esto implica que el

4.9. Análisis de los Resultados

Tono	Ganancia	Volumen	ODG
Н	Н	Н	-3.721
Н	Н	М	-3.898
Н	Н	L	-3.723
Н	М	Н	-3.776
Н	М	М	-3.895
Н	М	L	-3.684
Н	L	Н	-3.695
Н	L	М	-3.771
Н	L	L	-3.424
М	Н	Н	-3.759
М	Н	М	-3.9
М	Н	L	-3.756
М	М	Н	-3.833
М	М	М	-3.898
М	М	L	-3.741
М	L	Н	-3.706
М	L	М	-3.699
М	L	L	-3.731
L	Н	Н	-3.869
L	Н	М	-3.826
L	Н	L	-3.846
L	М	Н	-3.852
L	М	М	-3.893
L	М	L	-3.851
L	L	Н	-3.484
L	L	М	-2.984
L	L	L	-3.751

Tabla 4.7: Overdrive: ODG correspondiente cada una de las posiciones seleccionadas de los potenciómetros de tono, ganancia y volumen de acuerdo a 2.5. Las letras H, M y L indican las posiciones de máximo (100%), medio (50%) y mínimo (0%)respectivamente.

simulador no brinda un insumo significativo en términos del sonido producido por el *overdrive*. Las diferencias observadas respecto a la *THD* ya lo advierten, al jugar un papel fundamental en el efecto de *overdrive* es razonable que se obtengan sonidos distintos entre simulación y medidas para valores distintos de *THD*, y por lo tanto estas diferencias pueden haber contribuido a los índices de *ODG* obtenidos al ejecutar el PEAQ.

No obstante, se pueden aprovechar las ventajas que aporta el simulador para obtener una idea sobre la ganancia, impedancia de entrada, impedancia de salida y respuesta en frecuencia. Para estas características, la simulación y las medidas arrojan resultados muy similares.

	Resultados teóricos	Simulaciones	Medidas
Ganancia (dB)	38,0	40,1	40,1
Impedancia de entrada $(k\Omega)$	778,7	541,1	869,8
Impedancia de salida $(k\Omega)$	< 1	< 1	< 1

Tabla 4.8: Tabla de comparación de resultados teóricos, simulados y experimentales para el *overdrive* diseñado. Se reportan los valores de ganancia, impedancia de entrada y salida.

	Tono 100 %	Tono 50%	Tono 0 %
Simulación	$6{,}5\%$	5,4%	2,1%
Medidas	25,0%	14,3%	5,3%

Tabla 4.9: Tabla de comparación de *THD* entre simulación y resultados experimentales para el *overdrive* diseñado.

A modo de cierre, se obtuvo un diseño de *overdrive* que genera un sonido agradable y versátil, con un buen ataque pero sin resultar demasiado agresivo, como se espera para pedales de este tipo.

Capítulo 5

Analog Delay

5.1. Orígenes

En las décadas de 1930 y 1940, tanto músicos como ingenieros compartían el interés de simular el efecto acústico que ocurre al tocar un instrumento en un salón de gran tamaño. Este fenómeno es causado por la superposición de las ondas reflejadas en las paredes del salón. La recreación de este efecto, conocido como reverb, fue lograda por primera vez por Laurens Hammond, quien implementó un sistema ajustable capaz de simular distintas dimensiones espaciales. Hammond utilizó un mecanismo de resortes, desarrollado por Bell Labs [36] para imitar el retardo en las líneas telefónicas, con el fin de recrear los efectos de reverberación natural.

El efecto del *delay* analógico es menos complejo que el *reverb*, ya que consiste simplemente en una señal que se suma a sí misma pero con un retraso temporal. En la década de 1940, *Les Paul* comenzó a experimentar con grabadoras de cinta magnética, como parte de su búsqueda para innovar en las técnicas de grabación de sonido. Fue uno de los pioneros en explorar efectos sonoros, utilizando la cinta magnética para crear el efecto de *delay*. Este método, conocido como *delay* de cinta, permite reproducir sonidos con un retardo, enriqueciendo así la textura musical. La contribución de *Les Paul* a esta técnica es fundamental en el desarrollo del *delay* analógico [37].

La grabadora de cinta magnética utiliza dos cabezales, que son básicamente electroimanes. El primero de ellos convierte las señales de voltaje provenientes de la fuente de audio en un campo magnético, el cual altera la disposición de los electrones en la cinta que se desplaza a una velocidad constante. El segundo cabezal funciona de manera inversa: detecta el campo magnético inducido por el movimiento de la cinta y lo convierte nuevamente en una señal de voltaje, reproduciendo así lo que el primer cabezal ha grabado [38]. De esta forma, se genera un retardo en la señal reproducida, cuyo valor depende de la distancia entre los dos cabezales y de la velocidad de desplazamiento de la cinta. Además, al reintroducir parte de la señal de salida hacia el cabezal de grabación con una ganancia controlada, se pueden obtener repeticiones adicionales de la señal retrasada, creando un efecto

Capítulo 5. Analog Delay

de eco o múltiples repeticiones de delay.

Más adelante, estos sistemas de *delay* fueron integrados en amplificadores de guitarra, permitiendo ajustar tanto el tiempo de retardo como la intensidad de las repeticiones. El uso de estos equipos en las grabaciones de guitarra en *Sun Studios*, bajo la dirección de *Sam Phillips*, especialmente en los temas que *Elvis* grabó en la década de 1950, contribuyó significativamente a su popularización [39].

En 1969, la empresa *Philips* desarrolló el dispositivo *bucket-brigade* (*BBD*), un circuito integrado que transformó los efectos de *delay*. Este *IC* incluye una serie de condensadores que almacenan la carga correspondiente a la señal de entrada. Las muestras se retienen y se desplazan de un condensador al siguiente, de modo que la señal tomada en un momento, aparece en la salida después de atravesar todos los condensadores. El tiempo de retardo depende del número de condensadores y de la frecuencia de muestreo. El desplazamiento de las muestras se realiza mediante llaves MOS entre los condensadores, y un segundo transistor actúa como *buffer* para mantener la carga.

Este desarrollo permitió la creación de efectos de *delay* mucho más compactos, logrando tamaños lo suficientemente pequeños como para integrarlos en pedales similares a los que se utilizan en la actualidad.

5.2. Principio de Funcionamiento

La estructura del *delay* se compone de tres bloques principales: *Input MIX*, *Delay Line* y *Output MIX*. En la Figura 5.1 se muestra el diagrama de flujo del efecto, con los bloques mencionados. El bloque *Delay Line* proporciona una salida correspondiente a la señal de entrada retrasada un tiempo T_D . En la Figura 5.1 se muestra una señal S_{MIX} a la entrada y S_{Delay} a la salida de este bloque, por lo tanto se relacionan con la expresión (5.1).

$$S_{Delay}(t) = S_{MIX}(t - T_D) \tag{5.1}$$

El tiempo de retardo T_D es un parámetro ajustable denominado *Delay*.



Figura 5.1: Diagrama de flujo básico del delay.

La señal S_{MIX} es el resultado de sumar la señal de entrada v_{in} con la señal S_{Delay} , función que efectúa el bloque *Input MIX*. Esto implica una realimentación etiquetada como *Feedback* en el diagrama de flujo 5.1. Antes de realizar la suma,
5.2. Principio de Funcionamiento

se debe atenuar la señal que cierra el lazo. Esto es esencial ya que el proceso puede volverse inestable. Si no se atenúa, los retardos que se suman a la entrada tardan mucho en extinguirse. Por lo tanto, la función que aplica el bloque sobre los parámetros mencionados, se corresponde con la expresión (5.2).

$$S_{MIX} = v_{in} + K_F S_{Delay} \tag{5.2}$$

Donde $0 < K_F < 1$ es la constante de atenuación. En general, esta constante es ajustable en los pedales de *delay*, ya que define el tiempo en que las repeticiones se extinguen. Este parámetro se denomina *Feedback*.

La salida del efecto se obtiene con la suma de la señal v_{in} y la señal S_{Delay} . Esta es la función del bloque *Output MIX*. En este se tiene un parámetro que permite ajustar la intensidad de la señal con retardo, este se denomina *Echo*. Por lo tanto, con las entradas v_{in} y S_{Delay} al bloque *Output MIX*, se obtiene una salida dada por la expresión (5.3).

$$v_{out} = v_{in} + K_E S_{Delay} \tag{5.3}$$

Donde $0 < K_E < 1$ representa el parámetro *Echo*. En función de las ecuaciónes (5.2), (5.1) y (5.3) se obtiene una expresión para la salida v_{out} en función de la entrada v_{in} , esta se muestra en la ecuación (5.4).

$$v_{out}(t) = v_{in}(t) + K_E v_{in}(t - T_D) + K_E \sum_{n=2}^{\infty} K_F^{n-1} v_{in}(t - nT_D)$$
(5.4)

La Figura 5.2 ilustra un diagrama del bloque de *Dealy Line*. La señal de entrada del bloque pasa por un proceso de compresión del rango dinámico que se realiza en el bloque *Compressor*, este disminuye la diferencia entre las amplitudes más bajas de la señal con las más altas.



Figura 5.2: Diagrama del bloque Delay Line.

El proceso de retardar la señal implica un muestreo de la misma, es por esto que luego del *Compressor* se tiene un filtro pasa bajos que corresponde al bloque LPF, esto se hace para evitar ruidos y componentes en frecuencia fuera del rango de interés, el cual va desde los 20 Hz a 20 kHz 1.5.

Como se menciona antes, el *delay* implica el muestreo de la señal, esto se debe a que se utiliza como base el circuito integrado *BBD*. Este *IC* funciona tomando muestras y reteniéndolas durante un período determinado, obteniendo un resultado similar al de un *Sample and Hold*, por esta razón, la salida del *BBD* es una señal

Capítulo 5. Analog Delay

escalonada. Para recuperar la forma de la señal original se utiliza un filtro pasa bajos con la misma frecuencia de corte que el anterior, de esta forma se eliminan los escalones de la señal muestreada.

Luego del segundo pasa bajos se tiene la señal original con retardo, pero con un rango dinámico comprimido, el bloque *Expander* lo vuelve a expandir. El hecho de comprimir antes del proceso y expandir luego, tiene como efecto un aumento de la *SNR*, ya que el ruido agregado durante el proceso que lleva a cabo el *BBD*, se ve atenuado al expandir el rango dinámico.

El bloque *Clock* genera las señales de reloj, necesarias para el control de muestreo en el *BBD*. En este bloque se controla el tiempo de retardo T_D , ya que es proporcional a la frecuencia de estas señales de reloj.

5.3. Revisión de Algunos Pedales en el Mercado

Existe una gran variedad de pedales de *analog delay* en el mercado. En esta sección se estudian las características de estos con el fin de comprender las diferentes arquitecturas implementadas.

La aparición del chip Sampled Analog Delay (SAD) de Reticon [40] como dispositivo analógico de delay, generó que desarrolladores de equipamiento de audio comenzaran a experimentar con su uso en pedales compactos, aunque no se fabricaron en masa debido al alto costo del chip. En el año 1969 aparece la serie MN fabricada por Panasonic con un costo mucho menor, por lo cual comienzan a crearse muchos modelos basados en integrados de dicha serie. A raíz de esto surge el primer pedal de delay analógico con BBD.

5.3.1. Analog Delay de Estudio 1

Se trata de una estructura con tres controles principales: Blend (Echo), Feedback y $Delay^1$. Cuenta con la opción de Boost que se activa con un switch que agrega ganancia en la etapa de entrada, justo antes del bloque Input MIX de la Figura 5.1. Un segundo switch permite seleccionar la opción Echo, en el cual se habilita el control de delay, y la opción Chorus, en el cual se fija un tiempo mínimo de retardo, generando el efecto de múltiples guitarras sonando a la vez [41].

Una característica de este pedal es que se alimenta directo de la red eléctrica, sin necesidad de una fuente DC externa. En el interior del pedal se rectifica la señal, se filtra, y se regula su continua, obteniendo voltajes de $\pm 15 V$, lo cual genera un amplio rango para el procesamiento de la señal.

5.3.2. Analog Delay de Estudio 2

Este pedal controla los parámetros: *Echo, Repeat Rate (Feedback)* e *Intensity* $(Delay)^2$. Según el fabricante, la característica distintiva de este pedal radica en

¹Los controles de *Echo*, *Feedback* y *Delay* se introducen en la sección 5.2

 $^{^{2}\}mathrm{Los}$ controles de *Echo, Feedback* y *Delay* se introducen en la sección 5.2

su capacidad para limitar la respuesta en frecuencia, lo que a su vez permite bajar la frecuencia de las señales de control (también se puede interpretar como la frecuencia de muestreo), permitiendo maximizar el potencial del circuito BBD y alcanzar tiempos de *delay* de hasta 300 ms [42].

Existen diversos pedales en el mercado con similares circuitos, la diferencia apreciable se encuentra en el modelo de *BBD* utilizado, que puede ser conjunto de integrados MN3205 y MN3102 basado en transistores tipo n, o el MN3005 y MN3101 con transistores p. Estos *delays* pueden presentar un método para ajustar la frecuencia del oscilador como el pedal en el que se basa el diseño [43], tanto con un circuito que solo contiene capacitores y resistencias como se explica en la sección 5.6.4, o utilizando una configuración con transistores.

5.4. Integrados Particulares

La complejidad de este efecto requiere el uso de circuitos integrados especializados. El componente clave en este caso es el MN3005, un ejemplo de los BBD ya mencionados.

Para funcionar, el *BBD* requiere que un oscilador genere determinadas señales de control, y para esta tarea, los mismos fabricantes ofrecen el *MN3101* como complemento. Por otro lado, los procesos realizados por estos dos integrados al realizar el desplazamiento de muestras, pueden comprometer la integridad de la señal muestreada, generando interferencia, distorsión o introduciendo ruido. Para minimizar estos efectos, se utiliza un integrado capaz de funcionar como compresor y expansor (*compandor*), generalmente el *NE571*.

5.4.1. MN3005

Este integrado es uno de los tantos *BBD* fabricados por *Panasonic*, la función de este chip es almacenar muestras periódicamente, y obtenerlas en la salida luego de un tiempo determinado. En la Figura 5.3 se muestra un esquema del circuito correspondiente.

El principio de funcionamiento de este circuito integrado se basa en desplazar muestras de la señal, de forma periódica a través de una cadena de condensadores. Estos condensadores almacenan y retienen la carga eléctrica. Para lograrlo, se utiliza un transistor MOS (T_i) , que actúa como interruptor antes del condensador (C_i) , y otro transistor (T_{i+1}) después del mismo. Mientras T_i está cerrado, T_{i+1} permanece abierto, permitiendo que C_i se cargue con la señal de entrada. Posteriormente, para desplazar la muestra al siguiente condensador C_{i+1} , se abre T_i y se cierra T_{i+1} , transfiriendo así la carga de C_i a C_{i+1} .

Sin embargo, esta configuración presenta un problema: los transistores que funcionan como interruptores, tienen una resistencia entre el *drain* y *source* cuando están cerrados. Aunque se diseñan para minimizar esta resistencia, es imposible eliminarla por completo. Como resultado, parte de la carga se disipa al transferir la señal de una etapa a otra.





Figura 5.3: Circuito del MN3005.

La solución es colocar un transistor adicional (T_{Bi}) antes de cada interruptor, que actúa como *buffer*, manejando así la resistencia de cada llave. De esta manera, se asegura una transferencia más eficiente de la carga entre etapas.

Cada terna (T_i, C_i, T_{Bi}) compone una etapa del *BBD*, el número de etapas y la frecuencia de commutación de llaves, define el tiempo de retardo de las muestras. En el caso del *MN3005*, el número de etapas es $N_e = 4096$. Si la llave T_i se controla con una señal cuadrada de frecuencia f_{clk} entonces, T_{i+1} es controlada con la misma señal desplazada medio período. Por el método empleado para desplazar la carga, el estado de una llave y la siguiente deben ser alternos, esto implica que durante un período de reloj, cada muestra atraviesa dos etapas, por lo tanto estas se desplazan con una frecuencia $2f_{clk}$. Tomando en cuenta las consideraciones anteriores se expresa el tiempo de retardo en la ecuación (5.5).

$$t_{Delay} = \frac{N_e}{2f_{clk}} \tag{5.5}$$

5.4.2. MN3101

Para utilizar en conjunto con el *MN3005* 5.4.1, *Panasonic* tiene como opción el circuito integrado *MN3101*. Se trata de un oscilador que genera dos señales cuadradas, las cuales son utilizadas por el *MN3005* para el control de desplazamiento de muestras. En la Figura 5.4a se muestra un diagrama de bloques del *MN3001*.

El bloque que genera la oscilación se muestra en la Figura 5.4b, este fija la frecuencia en función de componentes externos conectados en los pines OX1, OX2 y OX3. En la hoja de datos se muestra a modo de ejemplo los posibles valores de frecuencia que varían según los valores de dos resistencias y un capacitor conectados en los pines mencionados. Los datos se muestran en la tabla 5.5.

La onda proveniente del oscilador se utiliza para generar dos señales cuadradas con la mitad de su frecuencia. Las señales generadas están en contra fase y se encuentran accesibles desde los pines CP1 y CP2. Estas se utilizan como señales de control para conmutar las llaves del MN3005. Además, genera el voltaje V_{GG} necesario para polarizar los transistores del MN3005 que funcionan como buffer, de acuerdo a lo explicado en 5.4.1.

5.4. Integrados Particulares



(a) Diagrama de bloques del MN3101 [18].

(b) Bloque oscilador - MN3101 [18].

Figura 5.4: Diagrama del integrado MN3101

Example	R ₁ (Ω)	R_2 (Ω)	C1 (pF)	f _{osc} ** (kHz)	f _{CP} * (kHz)
Example ①	0	5 k~1 M	33	15~1500	7.5~750
Example 2	22k	5 k~ 1 M	100	5.2~440	2.6~220
Example ③	22k	5 k~ 1 M	200	1.4~280	0.7~140

* Clock output frequency of CP1 or CP2 terminals ** Oscillation frequency of OX1, OX2 and OX3.

Figura 5.5: Ejemplo de frecuencias obtenidas en función de los componentes externos [18].

5.4.3. NE571

El *NE571* fue diseñado originalmente para proteger las señales telefónicas del ruido, la interferencia, y la distorsión. Para lograrlo, en el lado del transmisor se comprime el rango dinámico de la señal antes de su envío, es decir, la señal se atenúa para las amplitudes más altas y se amplifica para las amplitudes mas bajas. Esta compresión reduce la probabilidad de distorsión durante la transmisión. Al llegar al receptor, la señal es expandida de nuevo a su rango dinámico original, lo que minimiza el impacto del ruido añadido en el proceso, mejorando la relación señal-ruido, y restaurando la calidad original de la señal.

El circuito se compone de tres bloques principales: un rectificador de onda completa, un bloque de ganancia variable, y un operacional con los componentes necesarios para polarizar la salida. El diagrama general se muestra en la Figura 5.6.

El principio de su funcionamiento se basa en la capacidad de conseguir una ganancia que depende de la señal de entrada. Para esto el bloque rectificador genera una corriente I_G proporcional a la media de la amplitud de la señal de entrada, la cual se consigue filtrando la señal rectificada con un pasa bajos. La expresión de la corriente se muestra en la ecuación (5.6).

Capítulo 5. Analog Delay



Figura 5.6: Esquema del circuito del IC NE571.

$$I_G = 2\frac{V_{inAvg}}{R_1} \tag{5.6}$$

El bloque de ganancia variable se trata de un multiplicador de transconductancia. Este toma la corriente de salida I_G del rectificador, y la entrada de la señal V_{in} , para generar una corriente de salida I_{out} proporcional al producto de ambas. La expresión de la corriente de salida se muestra en la ecuación (5.7).

$$I_{out} = I_{in} \frac{I_G}{I_1} = \frac{I_G V_{in}}{I_2 R_2}$$
(5.7)

Donde I_{in} es la corriente de entrada e $I_2 = 2I_1 = 140 \ \mu A$ son corrientes de polarización.

Al emplear la corriente de salida del bloque de ganancia junto con un amplificador operacional en la configuración adecuada, es posible implementar un expansor 5.6.2 o compresor 5.6.6, con un punto de operación ajustable según las necesidades. La hoja de datos del integrado proporciona las configuraciones y los valores de los componentes externos necesarios para su uso.

5.5. Requerimientos

• Impedancia de entrada:

Se debe tener una impedancia de entrada en el circuito de *analog delay* mayor a $269 k\Omega$. Para aseguras una caída de la señal en la guitarra menor al 10 %, como lo impone la ecuación (1.3).

• Impedancia de salida:

La impedancia de salida debe ser menor a $1 k\Omega$.

• Control de tiempo de *delay*:

El tiempo de delay de la señal de salida del circuito, podrá ser modificada por el usurario mediante una perilla. Se debe asegurar que el máximo tiempo de delay, sea al menos de 400 ms.

• Control de *echo*:

La intensidad de la primera repetición de la señal de entrada K_E (5.3), podrá ser modificada por el usurario mediante una perilla, siendo posible ajustar su amplitud desde 0 % a un 90 % ± 2 % respecto a la señal de entrada.

• Control de *feedback*:

La intensidad de la repetición de realimentación K_F (5.2), podrá ser modificada por el usuario mediante una perilla, siendo posible ajustar su amplitud desde 0 % a un 100 % respecto a la señal de entrada.

5.6. Análisis de Diseño

El diseño implementado se basa en el del pedal de estudio 2. A continuación se analiza cada etapa, identificando los bloques que componen el diseño. Estos bloques se muestran en la Figura 5.7, en donde presenta un diagrama del flujo y la estructura del circuito.



Figura 5.7: Diagrama del diseño del Analog Delay

5.6.1. Entrada

La etapa de entrada se compone de un buffer, implementado con un seguidor emisor que utiliza el modelo de transistor BC548, y de una etapa amplificadora que utiliza un amplificador operacional JRC4558. Esta etapa compone el primer bloque de la Figura 5.7, en la cual ingresa la señal v_{in} .

Capítulo 5. Analog Delay

El buffer fija la impedancia la entrada al circuito, con un valor de aproximadamente $R_{in} \approx 393 \ k\Omega$. En función de los parámetros de la Figura 5.8 se obtiene una expresión para la misma dada por la ecuación 5.8.

$$R_{in} = R_1 || (R_2 + (R_{vRef} || R_{v_B})) = 392.8 \ k\Omega \tag{5.8}$$

Donde $R_{vRef} = R_5 + (R3||R6) = 475 \ k\Omega$ es la resistencia vista hacia la tensión de referencia y $R_{v_B} = r_{\pi} + (\beta + 1)R_4 = 1,27 \ M\Omega$ es la resistencia vista hacia la base de Q_1 , donde se utiliza $\beta = 125$, siendo el valor mínimo obtenido de la hoja de datos del *BC548* [44]. La resistencia R_1 si bien disminuye la impedancia de entrada, es necesaria ya que cumple la función de resistencia anti pop (sección 3.3.3).



Figura 5.8: Circuito de entrada del Delay.

Luego de este buffer se tiene la etapa de ganancia conformada por un amplificador en una configuración inversora. En esta etapa se amplifica la señal en una banda particular. El esquema del circuito se observa en la Figura 5.9, y en base a este se analiza su respuesta en frecuencia.

Se consideran las siguientes impedancias:



Figura 5.9: Etapa de ganancia y filtrado a la entrada.

$$Z_1 = R_2 || \left(R_1 + \frac{1}{C_2 s} \right) = R_2 \frac{1 + R_1 C_2 s}{1 + (R_2 + R_1) C_2 s}$$
(5.9)

$$Z_2 = R_3 || \frac{1}{C_3 s} = R_3 \frac{1}{1 + R_3 C_3 s}$$
(5.10)

La función de $C_1 = 10 \ \mu F$ es desacoplar el nivel de continua, utilizando un valor tal que su efecto sea despreciable a partir de frecuencias menores a 20 Hz. Esta etapa se compone de un operacional en una configuración inversora, por lo tanto, considerando las impedancias de las ecuaciones (5.9) y (5.10), la ganancia se expresa de la siguiente manera:

$$G = -\frac{Z_2}{Z_1}$$
(5.11)

Considerando $R_2 = R_3$, y sustituyendo las ecuaciones (5.9) y (5.10) para las impedancias en la expresión de la ganancia (5.11), se obtiene una expresión con la cual es posible analizar la respuesta en frecuencia de esta etapa:

$$G(s) = -\frac{1 + (R_2 + R_1)C_2s}{(1 + R_1C_2s)(1 + R_3C_3s)}$$
(5.12)

La expresión (5.12) presenta un cero mostrado en la ecuación (5.13), y dos polos con las expresiones de (5.14) y (5.15).

Capítulo 5. Analog Delay

$$f_{zIn} = \frac{1}{2\pi (R_2 + R_1)C_2} = 594,10 \, Hz \tag{5.13}$$

$$f_{p1In} = \frac{1}{2\pi R_1 C_2} = 3,39 \, kHz \tag{5.14}$$

$$f_{p2In} = \frac{1}{2\pi R_3 C_3} = 33,90 \, kHz \tag{5.15}$$

En baja frecuencia los capacitores C_2 y C_3 tienen una impedancia tan grande que se consideran como circuitos abiertos, por lo que la ganancia es 0 dB. En la banda pasante entre los dos polos se tiene una ganancia teórica dada por la expresión:

$$G_{bPass} = \frac{R_2 + R_1}{R_1} = 15,1 \, dB \tag{5.16}$$

La respuesta en frecuencia del circuito de la Figura 5.9 se presenta en la Figura 5.10, donde se observa que no se llega al valor de ganancia obtenido a partir de la expresión (5.16), esto se debe a la proximidad entre los polos. Tomando en cuenta la expresión (5.12) se calcula la ganancia en el centro de la banda pasante para una frecuencia de $f = 10 \ kHz$ obteniendo un valor de $G_{bPass} = 14.3 \ dB$.



Figura 5.10: Respuesta en frecuencia de la etapa de ganancia a la entrada.

5.6.2. Compresor

Luego de ajustada la señal, esta ingresa a la etapa de compresión del rango dinámico utilizando el integrado *NE571* 5.4.3, que corresponde al bloque "Compresor" de la Figura 5.7. La estructura de este integrado permite realizar la suma

de la señal de entrada con la señal retardada S_{Delay} , efectuando la función del bloque *Input MIX*.

El *NE571* está diseñado para utilizarlo como compresor o como expansor, y sus pines duplicados permite implementar ambos con un solo integrado. El esquema del circuito se puede observar en la Figura 5.6, que proporciona el fabricante en su respectiva hoja de datos [45]. Además sugiere una configuración para utilizarlo como compresor. Esta se visualiza en la Figura 5.11.

El compresor se utiliza para disminuir el rango dinámico de la señal de entrada, de esta forma es posible evitar distorsión por saturación en etapas posteriores. Luego de efectuado el proceso del *delay line*, el cual requiere una excursión limitada, se vuelve a expandir el rango dinámico, haciendo que el ruido agregado en la etapa intermedia se vea atenuado.

Como se menciona al comienzo de esta sección, la etapa de compresión también cumple la función del bloque Input MIX. La señal S_{Delay} descrita en la sección 5.2, una vez procesada, se utiliza como entrada en el operacional del compresor, mediante un capacitor C_6 para (desacoplar la continua), y una resistencia $R_7 = 22 \ k\Omega$ conectada a la entrada inversora del operacional. La conexión se etiqueta como "Realimentación" en la Figura 5.11. Por otro lado, la señal v_{in} , que corresponde a la salida del filtro de la Figura 5.9 de la etapa de entrada, se conecta por medio del capacitor C_1 y la resistencia $R_3 = 20 \ k\Omega$ a la entrada inversora del operacional.

Al conectar dos señales a través de resistencias a la entrada inversora, la ganancia se aplica a la suma de estas señales, cada una escalada por el valor de la resistencia a la entrada. La ganancia del compresor se expresa en función de una señal v_{mix} . Esta expresa la suma antes mencionada, la cual se muestra en la ecuación (5.17).

$$v_{mix} = \frac{R_2}{R_3}v_{in} + \frac{R_2}{R_7}S_{Delay} = v_{in} + 0.91S_{Delay}$$
(5.17)

Donde $R_2 = 20 k\Omega$ es una resistencia interna como se ve en el diagrama del compresor (Figura 5.11). Se observa que al sumar la entrada con la señal retardada, esta última se atenúa por un factor 0,91, esto se debe a que como se menciona en la sección 5.2, es necesario atenuar la señal retrasada antes de retornarla a la entrada para mantener la estabilidad.

La ganancia del compresor se expresa en la ecuación (5.18).

$$G_{comp} = \frac{v_{out}}{v_{mix}} = \sqrt{\frac{R_1}{2I_1 v_{mixAvg}}}$$
(5.18)

Donde $R_1 = 10 k\Omega$, $I_B = 140 \mu A$ es el valor base con el que se polarizan las etapas del bloque de ganancia variable, y v_{mixAvg} es la media de la amplitud de la señal v_{mix} .

Analizando el circuito del compresor (Figura 5.11), en DC se puede observar que el capacitor C_4 desacopla tanto el bloque de ganancia variable como el rectificador de la salida, y los capacitores de entrada abren el circuito en R_7 y R_3 , por lo que en DC se tiene un no inversor con la expresión (5.19).

Capítulo 5. Analog Delay



Figura 5.11: Circuito del compresor obtenido de la hoja de datos del NE571 [45].

$$VDC_{out} = \left(1 + \frac{R_5 + R_6}{R_4}\right) V_{REF}$$

$$(5.19)$$

La resistencia interna tiene un valor de $R_4 = 30 k\Omega$ y la tensión de referencia que fija el integrado es de $V_{REF} = 1,8 V$, por lo tanto con $R_5 = R_6 = 10 k\Omega$ se tiene una tensión DC a la salida de $VDC_{out} = (1 + \frac{2}{3}) V_{REF} = 3,0 V$. Este nivel de continua es el que polariza la etapa posterior, la cual se desarrolla en la sección que sigue.

5.6.3. Filtro Pre-Muestreo

La forma de generar los retardos en el *Analog Delay* implica el muestreo de la señal, por lo tanto, antes de este proceso es necesario filtrar cualquier componente en frecuencia no deseada, ya que estas podrían causar interferencia en muestras adyacentes si se ubican más allá del doble de la frecuencia de muestreo (Frecuencia de Nyquist).

Para esto se utiliza un filtro pasa bajos, basado en transistores bipolares en una configuración conocida como *Sallen Key*, en este caso de tercer orden. En la Figura 5.12 se muestra el circuito correspondiente.



Figura 5.12: Filtro pasabajos de tercer orden "Sallen Key".

Se obtiene la expresión para la transferencia del filtro, considerando la corriente de base en Q_1 despreciable, y para simplificar la expresión, se utiliza el parámetro R tal que $R = R_1 = R_2 = R_3 = R_4 = 10 \ k\Omega$. En la ecuación (5.20) se expresa la transferencia del filtro.

$$\frac{v_{out}}{v_{in}} = \frac{1}{R^3(C_1 + C_2)C_2C_3s^3 + 2R^2C_3(C_1 + 2C_2)s^2 + R(C_1 + 2C_3)s + 1}$$
(5.20)

En la Figura 5.13 se muestra la respuesta en frecuencia del filtro. Se puede observar en el gráfico, un pico en la ganancia dado por una frecuencia de resonancia. La amplitud del pico está dada por los polos con parte imaginaria no nula, y aumenta cuanto más cercana a cero se encuentre la parte real. Picos con mucha ganancia en la respuesta en frecuencia se asocian con sistemas inestables u oscilatorios. Si bien se tiene un pico de resonancia, este tiene una amplitud de aproximadamente 1,75 dB por lo que no se considera inestable. Se puede apreciar un cero en alta frecuencia, esto se debe a que la corriente de base de Q_1 no es nula.

La frecuencia de corte en este circuito es $f_{-3dB} \approx 4,0 \ kHz$, por lo que este filtro no solo atenúa componentes no deseadas, también lo hace con algunos componentes de la señal y sus armónicos. Esto se hace con el fin de maximizar los tiempos de *delay* tal como lo hace el *analog delay de estudio 2* 5.3.2.

Capítulo 5. Analog Delay



Figura 5.13: Respuesta en frecuencia del Sallen Key de tercer orden.

Se puede vincular la frecuencia de muestreo f_s con el tiempo de delay T_D a través de la ecuación (5.5), siendo $f_s = 2f_{clk}$. Este vínculo se expresa en la ecuación (5.21).

$$f_s = \frac{4096}{T_D}$$
(5.21)

Por otro lado, para evitar el *aliasing*, se debe cumplir la condición de la ecuación (5.22), dada por el teorema de *Nyquist*.

$$f_s \ge 2f_{-3dB} \tag{5.22}$$

Combinando las ecuaciones (5.21) y (5.22) se obtiene el límite superior para el tiempo de *delay*. Esta se expresa en la ecuación 5.23.

$$T_D \le \frac{4096}{2f_{-3dB}} = 512 \, ms \tag{5.23}$$

Si bien la ecuación (5.23) impone un tiempo máximo de *delay* de $T_{DMax} = 512 ms$, el filtro no elimina por completo las frecuencias mayores a f_{-3dB} , por lo que antes de alcanzar tiempos próximos a T_{DMax} , se tendrá interferencia debido al *aliasing*.

5.6.4. Desplazamiento de Muestras

En esta etapa se efectúa el retardo de la señal. La forma en la que se implementa el retardo de la señal es la que hace cuestionar que el principio del *Analog Delay* es estrictamente de características amalógicas. Esto se debe a que el *IC* principal con el que se implementa, tiene como base un muestreo de la señal de entrada y el desplazamiento de la misma a través de una cadena de capacitores. Además para ejecutar estos desplazamientos se utilizan señales de reloj que controlan llaves del tipo MOS. Si bien las señales nunca dejan de ser analógicas, el proceso de muestreo es similar al de los conversores ADC y la reconstrucción de la señal escalonada se asemeja a la de un DAC.

En este diseño se utiliza el BBD MN3005 y el oscilador MN3101, explicados en la secciones 5.4.1 y 5.4.2 respectivamente. En la entrada se tiene la señal luego de filtrarla, que corresponde a la salida del bloque explicado en la sección 5.6.3, con un nivel de continua que se ajusta con el preset P_{r2} , utilizando el circuito identificado como "Punto de Operación" en la Figura 5.14. Es necesario ajustar este nivel de continua, ya que este polariza a la cadena de transistores, y un ajuste óptimo, proporciona el mayor rango para la excursión de la señal sin saturación.

Por otro lado se deben polarizar los transistores intermedios que actúan como buffer (T_{Bi} en la sección 5.4.1), según la hoja de datos de ambos integrados [46] [18], este voltaje de polarización se obtiene del pin VGG_OUT del *IC MN3101*. Sin embargo para los componentes conseguidos se notó que no funciona como indican los fabricantes, dado que el nivel de voltaje que proporciona el pin VGG_OUT , no alcanza el valor necesario para polarizar correctamente los buffer. La solución que se encontró fue utilizar una referencia externa, polarizando los transistores con un divisor de tensión. No es necesario utilizar una referencia muy compleja ya que los buffer (T_{Bi}) tienen una gran impedancia vista desde su referencia VGG, ya que entra directamente a los gate de transistores MOS que implementan los T_{Bi} .

Debido a que ambos integrados están basados en transistores PMOS, utilizan una alimentación de polarización negativa como se observa en la Figura 5.14 es decir, los pines GND se encuentran conectados a VCC ($\approx 9V$), mientras que los pines VDD se encuentran conectados a GND (= 0V).

Las salidas OUT1 y OUT2 del MN3005, corresponden a las últimas dos etapas del desplazamiento de las muestras, como se observa en la Figure 5.3. Las señales de reloj (CP1 y CP2) que controlan el muestreo y su desplazamiento, generan una interferencia en la salida. Dado que las salidas corresponden a etapas adyacentes, la primera tiene una interferencia debido a CP1 y la siguiente debido a CP2. Esto quiere decir que la interferencia en las salidas se encuentran en contra fase, por lo tanto promediando las salidas, se cancela esta interferencia no deseada. Esto se hace con el circuito etiquetado como "Cancelación" en la Figura 5.14. La ecuación (5.24) corresponde a la señal de salida del BBD, la cual expresa el promedio ponderado por la relación de la posición del preset Pr_3 , que debe ser ajustado en la para cancelar la interferencia.

$$V_{Delay} = kV_{out1} + (1-k)V_{out2}$$
(5.24)

Donde k corresponde a la fracción Pr_3 vista hacia OUT_1 y OUT_2 . Se utiliza un preset ya que no se conoce previamente, qué tan afectadas por el reloj se encuentran las salidas del *BBD*.

Las señales de reloj que entran al MN3005 en los pines CP1 y CP2 son generadas por el IC MN3101 5.4.2. Este contiene un oscilador que genera una señal de reloj interna, con una frecuencia que depende de la constante $\tau = RC$, dada

Capítulo 5. Analog Delay



Figura 5.14: Circuito de desplazamiento de muestras.

por los componentes conectados en los pines OX1, OX2 y OX3. En este caso el circuito es el etiquetado como "Constante de tiempo" en la Figura 5.14, donde la constante está dada por la expresión (5.25).

$$\tau = C_6 \left[(k_4 P r_4 + R_5) \parallel (k_3 P_1 + R_6) \right] \tag{5.25}$$

Si bien se puede ajustar la constante de tiempo con un solo potenciómetro P_1 , un preset Pr_4 en paralelo permite ajustar el intervalo en el que varía el tiempo de *delay* variando la posición de P_1 . Se debe ajustar Pr_4 para restringir el tiempo de *delay* desde los 20 ms a 400 ms, cumpliendo así con los requerimientos. Finalmente la frecuencia de oscilación en los pines CP1 y CP2, es el doble de la frecuencia del reloj interno que se muestra en la Figura 5.4b, alternando entre el VCC y GND, ambas señales en contra fase.

5.6.5. Filtro Post-Muestreo

Luego del desplazamiento, se obtiene una señal escalonada por el muestreo de la señal original, por lo tanto se debe reconstruir la señal original utilizando un filtro pasa bajos, con un orden suficientemente alto como para quitar cualquier componente que exceda el ancho de banda deseado. Al igual que para el filtrado Pre-Muestreo, se utiliza la configuración "Sallen Key", en este caso, uno de tercer orden en cascada con un de segundo orden, con el fin de generar una caída con pendiente mayor. La Figura 5.15 muestra el filtro Post-Muestreo.

En la Figura 5.16 se muestra la respuesta en frecuencia del filtro. Este tiene la misma frecuencia de corte que el filtro pre muestreo con $f_{-3dB} \approx 4.0 \ kHz$, y una

5.6. Análisis de Diseño



Figura 5.15: Filtro pasabajos de reconstrucción compuesto de dos "Sallen Key".



Figura 5.16: Simulación de la respuesta en frecuencia del *Sallen Key* de tercer orden en cascada con uno de segundo orden.

caída de 89 dB/dec.

5.6.6. Expansor

A la salida del filtro post-muestreo se reconstruye la señal con el rango dinámico comprimido, por lo tanto este se debe volver a expandir, en esta etapa se tiene un expansor, el cual se implementa en el mismo integrado que el compresor 5.6.2.

Como se explica en la sección 5.6.2 el NE571 5.4.3 tiene duplicado el circuito base de la Figura 5.6, en este caso también se utiliza el circuito sugerido por la hoja de datos, el cual se muestra en la Figura 5.17. Se trata de un operacional en una configuración inversora, donde la entrada es la corriente de salida del bloque de ganancia variable ΔG de la ecuación (5.7), este a su vez tiene como entrada la señal de salida del *delay line*. La ganancia del expansor se muestra en la expresión (5.26).

Capítulo 5. Analog Delay



Figura 5.17: Circuito expansor del rango dinámico.

$$G_{exp} = -\frac{2R_3 v_{inAvg}}{R_1 R_2 I_B}$$
(5.26)

Se puede observar en que v_{inAvg} aparece en el numerador, por lo que la ganancia crece para amplitudes mayores y decrece para amplitudes menores, lo que le da al circuito de la Figura 5.17 la característica de expansor. Notar que en el compresor v_{inAvg} se ubica en el denominador, lo que genera el efecto contrario al expansor sobre la ganancia.

5.6.7. Control de Feedback y Echo

La salida del compresor coincide con la salida del *Delay Line*, por lo que en este punto se obtiene la señal con retardo S_{Delay} de la Figura 5.1. Esta se suma a la entrada en el bloque *input MIX*, que se efectúa en el circuito del compresor como se explica en la sección 5.6.2.

El control *Feedback* se basa en un divisor de voltaje que define el valor de la constante K_F , que atenúa la señal con retardo según la posición del potenciómetro P_2 como se muestra en la Figura 5.18, esta es la que ingresa al circuito compresor y se suma con la entrada. De este modo el control de *Feedback* permite ajustar la intensidad de las repeticiones. Este ajuste en la realimentación define la velocidad con la que decae la potencia de las repeticiones.

Sobre la salida del expansor se tiene un segundo divisor, idéntico al del control de *Feedback*, la diferencia es que la señal atenuada ingresa a la etapa de salida *Output MIX* (Figura 5.1), donde se suma con la señal de entrada como se explica en el principio de funcionamiento de la sección 5.2. Este control es el denominado *Echo* que determina el valor de la constante K_E como se muestra en la Figura 5.18, con el se ajusta la intensidad de la primera repetición de la señal con retardo.



Figura 5.18: Implementación del control de Feedback y Echo

5.6.8. Salida

Como se explica en el principio de funcionamiento del analog delay 5.2, la salida del efecto se trata de la suma de la señal de entrada y la señal con retardo en el bloque Output MIX. Esto se implementa con un circuito sumador en base a un amplificador operacional modelo JRC4558, como se puede apreciar en la Figura 5.19. Considerando la configuración inversora se obtiene la transferencia.

$$Z_2 = \left(R_4 + \frac{1}{C_3 s}\right) \| \frac{1}{C_2 s} \| R_3$$
(5.27)

$$=\frac{R_3(1+R_4C_3s)}{R_4R_3C_2C_3s^2+[R_3(C_2+C_3)+R_4C_3]s+1}$$
(5.28)

$$Z_1 = R_1 \tag{5.29}$$

$$G_{Sum} = -\frac{Z_2}{Z_1}$$
(5.30)

Utilizando estas en la expresión (5.30) y considerando $R_3 = R_1$ se obtiene la función de transferencia en la ecuación (5.31).

$$G_{Sum} = -\frac{(1 + R_4 C_3 s)}{R_4 R_3 C_2 C_3 s^2 + [R_3 (C_2 + C_3) + R_4 C_3] s + 1}$$
(5.31)

Se puede observar que al igual que la etapa de ganancia en la entrada tiene un cero y dos polos, el resultado de estos para los valores de diseño se expresan en (5.32), (5.33) y (5.34).

$$f_{zOut} \approx 3,39 \ kHz \tag{5.32}$$

$$f_{p1Out} \approx 590,00 \ Hz \tag{5.33}$$

$$f_{p2Out} \approx 195,80 \ kHz \tag{5.34}$$

En la Figura 5.20 se muestra la respuesta en frecuencia para esta etapa.

Capítulo 5. Analog Delay



Figura 5.19: Circuito sumador a la salida.

Comparando el resultado analítico de la respuesta, para el filtro a la entrada y para el filtro a la salida, se observa que el cero f_{zIn} (5.13) y el polo f_{p1Out} (5.33) tienen valores aproximados, lo mismo sucede con el polo f_{p1In} (5.14) y el cero f_{zOut} (5.28). Esto genera que al utilizar el filtro de entrada en cascada con el de salida, se obtiene una respuesta que contiene solamente los polos de alta frecuencia de ambos (5.15)(5.34). Este resultado se puede observar en la Figura 5.20, en ella se compara la respuesta del filtro de entrada, el de salida y ambos en cascada.

Esta etapa determina la impedancia de salida, según la hoja de datos del JRC4558 [47] la salida del operacional tiene una impedancia de 50 Ω en lazo abierto, por lo tanto en lazo cerrado se vuelve despreciable frente a los 150 Ω que se coloca en serie. Se deduce entonces que la impedancia de salida del Analog Delay es de $R_{out} = 150 \Omega$.

5.7. Testeo y Regulación

5.7.1. Problemas con el Prototipo de Test

El primer circuito de prueba del *delay* se monta en una *protoboard*. Durante las pruebas, se observa que las repeticiones de la señal están saturadas y atenuadas tras la etapa de desplazamiento de muestras. Después de verificar que el resto de las etapas del circuito funcionan correctamente y que el circuito de muestreo es el adecuado, se concluye que el problema radica en la *protoboard*. Esto se debe a que esta, por su diseño, introduce capacitancias parásitas [48]. Dado que el problema se manifiesta en la etapa más sensible del circuito (*delay line*), es razonable suponer que los efectos de la *protoboard* influyen en la señal en esta sección crítica, sin afectar de manera tan significativa el resto del proceso.

Para aislar esta etapa de estos efectos no deseados, se migra hacia una placa

5.7. Testeo y Regulación



Figura 5.20: Respuesta en frecuencia del sumador a la salida, comparada con la respuesta del filtro de entrada y la respuesta de ambos en cascada.



Figura 5.21: Ajuste BBD BIAS - Manual de calibración del analog delay de estudio 2 [49].

universal, soldando los componentes y cables para la conexión con el resto del circuito. Una vez que se separa esta etapa del resto se logra obtener las repeticiones esperadas.

5.7.2. Ajuste DC en la Entrada del MN3005

La señal resultante del desplazamiento de muestras puede verse afectada si no se ajusta correctamente el nivel de continua de la señal en la entrada del *BBD* (v_{in} en la Figura 5.14). En base a las recomendaciones para ajustar el analog delay de estudio 2 (Figura 5.21), se utiliza una sinusoide de 100 mV y 200 Hz como entrada en el Analog Delay, utilizando un osciloscopio se mide la señal de salida del desplazamiento de muestras (v_{out} en la Figura 5.14). Se debe ajustar el nivel de continua de la señal v_{in} , de modo que se obtiene un v_{out} sinusoidal, es decir, sin aplanamientos en la amplitud en ninguno de los extremos.

Capítulo 5. Analog Delay

	Resultado teórico	Medidas
Impedancia de entrada $(k\Omega)$	393,0	290,0
Impedancia de salida (Ω)	150,0	151,4
Tiempo máximo de delay (ms)	512,0	420,0

Tabla 5.1: Comparación de resultados teóricos con los resultados medidos del circuito del Analog Delay

5.7.3. Ajuste de Frecuencia de Reloj

Según las notas sobre el analog delay de estudio 2 [49], para ajustar la señal de reloj, se debe capturar la señal del pin CP2 5.14 y ajustar el potenciómetro interno Pr_4 5.14 hasta observar una señal de 6,8 kHz. Como se explica en la sección 5.6.4 este potenciómetro define el rango en el que se puede ajustar el tiempo de delay, por lo tanto, si bien existe un documento para calibrarlo, el punto óptimo depende de los requerimientos. Si se desea, se pueden conseguir tiempos de hasta 400 ms de retardo arriesgando la integridad de las repeticiones, las cuales se pueden ver distorsionadas.

5.7.4. Minimización de Efectos de Reloj

Como se explica en la Sección 5.6.4, el integrado *MN3005* cuenta con dos salidas, ya que estas contienen parte de la señal de los relojes de control, y con el fin de mitigar este efecto, se promedian las señales para cancelarlo, ya que las señales que afectan a cada salida son opuestas (relojes en contrafase). Sin señal en la entrada del pedal y observando el promedio de las señales de salida en el osciloscopio, se debe ajustar el potenciómetro de forma que se minimicen los efectos del reloj.

5.8. Resultados Experimentales y Análisis

En esta sección se presentan los resultados referidos a la impedancia de entrada, impedancia de salida y tiempos de *delay*. Además se presenta la medida de la cancelación de interferencia. Todas las medidas se realizan con el osciloscopio digital Analog Discovery 2 de Digilent. A través del software WaveForms de los mismos desarrolladores se configuran las salidas del generador de señales, este también permite observar la medida que se obtiene con los canales. Estos tienen una impedancia de entrada $Z_s = 1 M\Omega \parallel 24 pF$ [32], que se debe considerar para realizar la medida de la impedancia de entrada, ya que el resultado se ve afectado por Z_s . En la Tabla 5.1 se muestra la comparación de los resultados teóricos junto a los resultados de las medidas.

5.8. Resultados Experimentales y Análisis

5.8.1. Impedancia de Entrada y Salida

Se mide la impedancia de entrada R_{in} inyectando una señal v_{in} en la entrada, mediante una resistencia de test R_{test} . Midiendo el voltaje en la entrada del circuito v_s . Esta medida se relaciona con la impedancia de entrada R_{in} y la impedancia vista hacia el canal del osciloscopio Z_a y R_{test} como se muestra en la ecuación (5.35).

$$v_s = v_{in} \frac{R_{in} \parallel Z_s}{R_{test} + R_{in} \parallel Z_s}$$

$$(5.35)$$

Para realizar esta medida se utiliza una sinusoide de 1 kHz y 200 mV como $v_{in}, R_{test} = 100 \ k\Omega$ y la señal obtenida en la entrada del circuito es $v_s = 138.4 \ mV$. Tomando en cuenta la impedancia de entrada del osciloscopio $Z_s = 1 \ M\Omega \parallel 24 \ pF$, se utiliza el resultado de la sección A.3 para despejar el valor de R_{in} a partir de la ecuación 5.35. El resultado de la impedancia de entrada es $R_{in} = 290.0 \ k\Omega$. Si bien se obtiene un valor menor al esperado teóricamente, este cumple con el requerimiento de ser mayor a 269,1 $k\Omega$ definido en la ecuación 1.3.

Utilizando el mismo método se mide la impedancia de salida del circuito, obteniendo un valor de $R_{out} = 151.4 \ \Omega$ el cual se aproxima al valor calculado teóricamente y cumpliendo con el requerimiento de ser menor a $1 k \Omega$.

5.8.2. Cancelación de Reloj

Se visualiza el resultado de la cancelación de las señales de reloj, como se explica en la sección 5.6.4. Las señales de salida del *delay* se ven afectadas por las señales de reloj, utilizadas por el *MN3005* para el desplazamiento de muestras, esto se corrige promediando las salidas de este.

En la Figura 5.22 se observan dos gráficas, la imagen superior corresponde a ubicar el potenciómetro orientado hacia un extremo, se puede observar una sinusoide escalonada. Ubicando el potenciómetro en una posición cercana al punto medio se obtiene la gráfica de la zona inferior, en ella se observa una disminución en el escalonado de la señal, aún así son notorios los picos que se dan en los flancos de reloj. Esto se debe a una ligera diferencia en la forma de las señales de reloj, lo cual hace que al sumarlas no se cancelen por completo.

En la Figura 5.23 se pueden observar dos gráficas, en cada una se muestran las señales de reloj generadas por el MN3101 utilizadas para el control de desplazamiento de muestras. En la gráfica superior se tiene esta señal ajustada en 6,3 kHzy en la inferior ajustada en 84,6 kHz. En el caso de la gráfica inferior se puede apreciar que, si bien las señales se encuentran en contra fase, la forma de los relojes se asemejan a la carga y descarga de un capacitor en un circuito RC, debido a esto la suma de las señales no es exactamente cero.

5.8.3. Medida del Tiempo de Retardo

Para medir el tiempo de retardo se inyecta una onda cuadrada en la entrada, con un período mayor al doble del máximo retardo, ya que a priori no se conoce la





Figura 5.22: Medida en el punto de cancelación de la señal de reloj, (a) Sin ajuste, (b) Con ajuste.



Figura 5.23: Medida de la señal de reloj

82

5.8. Resultados Experimentales y Análisis

respuesta al escalón. Si la entrada genera un pulso con un ancho menor al tiempo de *delay*, se superpone la respuesta al pulso de nivel alto con la respuesta al pulso en nivel bajo, de esta forma no es posible identificar los cambios en la salida en función de los cambios en la entrada. Se utiliza entonces un período de 2 s. La medida de la respuesta al escalón se registra la señal en la salida del expansor S_{Delay} , y con el feedback en 0% ($K_F = 0$) ya que solo se quiere ver la primera repetición. En la Figura 5.24 se identifica la respuesta al escalón como un impulso de amplitud negativa. Se observa, en la gráfica (a): un tiempo máximo medido de $t_{dMax} = 420 \ ms$, y en la gráfica (b): un tiempo mínimo de $t_{dMin} = 22 \ ms$. Si bien se obtuvo un amplio rango de tiempo de retardo, en los tiempos más largos se tiene una ligera distorsión en las repeticiones de la señal.



Figura 5.24: Medida de tiempo de retardo, (a) Tiempo máximo 420 ms, (b) Tiempo mínimo22 ms.

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 6

Diseño de la Placa de Circuito Impreso

6.1. Introducción

Un aspecto fundamental del proyecto es la fabricación de un pedal comparable con los disponibles en el mercado. En la industria, los circuitos electrónicos suelen fabricarse en placas de circuitos impresos (PCB), ya que permite la producción en masa y disminuyen los costos. En el caso de este proyecto las ventajas de utilizar una PCB en lugar de una placa de pruebas o *protoboard* son múltiples; entre las más relevantes para el diseño se encuentran la mitigación del ruido debido a interferencias electromagnéticas (EMI) [50], la resistencia mecánica, la fiabilidad de las conexiones, así como la compactación y organización del circuito.

En este capítulo se abordará sobre el diseño de la PCB, estableciendo previamente las restricciones sobre el diseño, así como un estudio sobre circuitos incorporados para realizar las conexiones entre los efectos, que se describen en la sección 6.5.

En la Figura 6.1 se muestra cómo se disponen los circuito en la placa. Cada efecto será accionado mediante un *foot switch*, con un LED que señaliza si el efecto se encuentra encendido. Además tendrá nueve potenciómetros, tres por efecto. En el caso del *booster* los potenciómetro controlan la ganancia, tono para bajos y tono para altos, ver capítulo 3. En el caso del *overdrive* los controles son de *drive*, tono y volumen, como se detalla en el capítulo 4. Y para el circuito de *analog delay*, como se explica en el capítulo 5 los tres potenciómetros corresponden al control de *feedback*, *delay* y echo.

6.2. Requerimientos

Previo al comienzo del análisis del diseño, resulta de interés establecer los requerimientos sobre los que se trabajó en la PCB:

Ubicación de los foot switches

Los *foot switches* deben ubicarse en la PCB a una distancia que permita accionarlos cómodamente con el pie, sin interferir con otros componentes.

Capítulo 6. Diseño de la Placa de Circuito Impreso



Figura 6.1: Disposición del circuito de cada efecto dentro de la PCB.

Para ello se colocan de forma equiespaciada tal que la distancia entre ellos sea mayor a 5 cm medido desde el centro del switch. Además deben ubicarse en la cara opuesta a la que se colocan los componentes que no tienen interacción con el exterior, y cada foot switch posicionado en el espacio correspondiente a su efecto, como se muestra en la Figura 6.2.

• LEDs

Los LEDs indicadores de encendido de cada efecto deben ubicarse en la misma cara de la PCB que los *foot switches*, de forma equiespaciada en la zona correspondiente al efecto que señalizan. Además, como requerimiento de diseño, se deben ubicar por encima del *foot switch* a una distancia entre 1 cm y 2 cm medido desde el centro del *switch* al centro del LED.

Controles

Los controles de cada efecto deben ubicarse en la misma cara de la PCB que los *foot switches*, en la región correspondiente a ese efecto, con la misma disposición en los tres circuitos y de forma tal que ofrezcan suficiente espacio para su manipulación sin riesgo de modificar accidentalmente otros controles, como se muestra en la Figura 6.2.

Conector de alimentación

El conector de alimentación debe ubicarse en el borde superior de la PCB como se muestra en el Figura 6.1.

• Conector de entrada

El conector de entrada de señal debe ubicarse junto al *foot swicth* que acciona el efecto de *booster*, en el borde lateral de la PCB, como se muestra en el Figura 6.1.

• Conector de salida

El conector de salida de señal debe ubicarse junto al *foot swicth* que acciona el efecto de delay, en el borde lateral de la PCB, como se muestra en el Figura 6.1.

Condensadores de Desacople

Los condensadores de desacople de la alimentación de todos los integrados del pedal, deben ubicarse tan cerca de los integrados como sea posible en la PCB, para disminuir los efectos de la interferencia electromagnética en la alimentación.

Ruteo

Minimizar el ruteo, y de ser necesario un cambio de orientación utilizar pistas con ángulos a 45° .

• Design for Manufacturing

En el diseño de la PCB se deben respetar las reglas de diseño del fabricante, para que la PCB pueda fabricarse.

Design for Assembly

Se debe asegurar que el diseño permita el montaje de los componentes, cuidando el espacio entre ellos, así como incluir *thermal relief* en pads conectados a planos para garantizar que puedan ser soldados o desoldados fácilmente.

Design for Testing

Se deben incluir puntos de testeo accesibles para facilitar la toma de medidas.

Elección de componentes

Se deben elegir componentes que se encuentren disponibles en el mercado y que sean accesibles tanto en términos económicos, como en lo referente al stock en el mercado.

Dimensiones

Las dimensiones de la PCB deben ser tales que esta entre dentro del chasis elegido.

6.3. Diseño del Dispositivo

En base a los requerimientos de la sección 6.2 se realizó el diseño de la PCB en el software de diseño Altium Designer [51]. Mediante el *floorplanning* de los circuitos mencionados en los capítulos 3, 4, 5 y los presentados en la sección 6.5, obtuvieron las dimensiones de la PCB: $10 \, cm$ de alto por $16.8 \, cm$ de largo, como se muestra en la Figura 6.1.



Capítulo 6. Diseño de la Placa de Circuito Impreso

Figura 6.2: Esquema de disposición de componentes en la parte posterior de la PCB.

Una vez definidas las dimensiones de la PCB, se procedió a la disposición de los componentes principales: *foot switches*, potenciómetros, *toggle switch*, LEDs, conector de entrada, conector de salida y alimentación como lo establecen los requerimientos 6.2. Es necesario que los *foot switches*, potenciómetros, *toggle switch* y LEDs se ubiquen en la misma cara de la PCB, ya que deberán presentarse sobre la superficie del pedal. Además la orientación de los potenciómetros debe contemplar que su sentido de giro corresponda intuitivamente con la modificación del sonido. Un ejemplo de esto es el del control de volumen, en el es esperable que al girar el potenciómetro en sentido horario el volumen aumente. En función de la ubicación de estos queda determinada la ubicación del resto de los componentes.

Para asegurar un buen desempeño del pedal la mejor estrategia es minimizar el largo de las pistas, sin embargo en muchos casos este largo no se puede reducir debido a la ubicación exigidas para los *foot switches*, potenciómetros y *toggle switch* principalmente. Por esto se priorizó minimizar el ruteo de señales de reloj del circuito de *delay* 5, para evitar el acople a señales sensibles. También se minimizó el ruteo de las pistas que conectan los efectos (entre *foot switches*). En la Figura 6.3 se observa en amarillo el ruteo de la entrada y salida de cada efecto, y en verde el ruteo minimizado de las señales de reloj. Además remarcado en un color más claro se señalaron los integrados junto con sus respectivos capacitores de desacople, como por ejemplo el integrado U302 y su condensador de desacople C311.

Dos factores determinantes en el costo de la PCB son el tamaño y la cantidad de capas. Dado que el tamaño ya está definido para cumplir con los requerimientos mecánicos de la sección 7.2, se determina la cantidad de capas a utilizar. Según [52] una forma de mitigar las emisiones EMI es mediante la inclusión de un plano de tierra. Este plano de tierra proporciona un camino de baja impedancia hacia la fuente para las corrientes de retorno. También es importante la continuidad del plano para evitar bucles de corriente que provoquen EMI, es por esto que se incluyo un plano de tierra en el diseño. Hasta ahora se requieren al menos dos capas: una para la señal y otra para la tierra. Sin embargo debido a la complejidad de las conexiones se propuso la incorporación de un plano de alimentación, que se muestra en la Figura B.2a del Apéndice. Las opciones de fabricación disponibles son de dos o cuatro capas, optándose finalmente por cuatro capas para garantizar

6.3. Diseño del Dispositivo



Figura 6.3: Ubicación de los capacitores de desacople junto a su correspondiente integrado. En amarillo la entradas y salida de cada efecto, en verde las señales de reloj.

la integridad de la señal. En la Figura 6.4 se muestra el orden de las capas.



Figura 6.4: Disposición de las capas de la PCB.

Para que el diseño sea realizable se debe tener un proceso DFA (*Design for assembly*). Para lograr esto se tuvo en cuenta que la ubicación de los componentes permitiera que fueran soldados fácilmente sin que la cercanía entre ellos comprometiera el ensamblaje. Además se tuvo la precaución de colocar las etiquetas de cada componente cerca del mismo y que no se solapen entre ellas, para simplificar el proceso de soldadura.

Para el montaje, se utilizaron principalmente componentes *through-hole*, a excepción de algunos componentes que no se consiguieron en este formato. Aunque los componentes *through-hole* ocupan más espacio, su uso permitió emplear los mismos componentes para las pruebas en *protoboard*, facilitando el proceso de desarrollo y disminuyendo los costos del proyecto. Para garantizar el DFA aquellos componentes con terminales a tierra o a algún plano de alimentación, se realizó una conexión con *thermal relief* como la de la Figura B.2b. Este tipo de conexión facilita el proceso de soldadura, ya que reduce la cantidad de calor necesario en comparación con una conexión directa al plano.

Además se agregaron en las cuatro esquinas de la PCB orificios conectados a la tierra de los circuitos, para anclar la PCB al chasis y establecer el voltaje del mismo para utilizarlo como una jaula de Faraday [50]. Esto ayuda a reducir las EMI debido que se anulan los campos electromagnéticos externos.

El plano de alimentación se dividió en dos secciones. Esta elección se hizo ya

Capítulo 6. Diseño de la Placa de Circuito Impreso

que duplicó el circuito de alimentación de la sección 6.5.1. Utilizando uno para la alimentación de los efectos de *boosters* del capítulo 3, y el otro para la alimentación del circuito de *overdrive* del capítulo 4 y el de *analog delay* desarrollado en el capítulo 5. En la Figura 6.5 se muestra la capa de la PCB que contiene los planos de alimentación.



Figura 6.5: Planos de alimentación de la PCB.

En las Figuras B.3a y B.3b pertenecientes al Apéndice se muestran los planos de señal de la capa superior y de la capa inferior respectivamente. Algo a señalar es que en estas capas se tienen las pistas de señal y luego el resto del plano se cubre con cobre conectado a tierra mediante vías puestas en toda la PCB.

Otro requerimiento presentando en los requerimientos 6.2 es tener un proceso DFM, que consiste en lograr un diseño que sea manufacturable. Para esto se seleccionó el fabricante, PCBWay [53]. Dadas las tolerancias del fabricante [54] se seleccionaron las reglas de diseño tal que minimizan los costos y resulte una PCB resistente mecánicamente. Estas reglas de diseño se cargaron en Altium Designer, el cual permite correr un chequeo para estas reglas.

Teniendo en cuenta los requermientos 6.2 y las reglas de diseño se obtuvo una PCB con las siguientes características:

- Dimensiones: $100 mm \times 168 mm$.
- Cuatro capas de cobre.
- Espesor de la placa de 1,6 mm.
- Espacio mínimo entre pistas de 0,1524 mm
- Tamaño mínimo de agujeros 0,3 mm
- Peso del cobre de 1oz

Finalmente se debe diseñar para que que sea testeable (DFT). Dado que la mayoría de los componentes son *through hole*, se aprovecharon las terminales de

6.4. Elección de los Componentes

los componentes como puntos de testeo. Sin embargo cuando se tomaron las medidas, se encontró que era necesario medir secciones de circuitos aislados, como por ejemplo si se quisiera medir la etapa de *booster* por un lado, y la de tono por otro. Para esto hubiera resultado útil el desacople de los circuitos por medio de *jumpers*, que no fueron contemplados en la etapa de diseño.

En las Figuras 6.6 y 6.7 se muestra un diseño 3D obtenido de Altium de la PCB terminada en ambas caras. Para algunos de los componentes no estaban disponibles los modelos 3D en Altium, por ejemplo para el caso de los *foot switches*. De todas formas todos los componente están señalizados en la placa con la máscara *silkscreen*, que es la que muestra en la PCB del nombre del componente, posición y otro tipo de información que se quiera agregar como texto o dibujos.



Figura 6.6: PCB finalizada cara delantera.

6.4. Elección de los Componentes

Aunque muchos de los componentes fueron seleccionados únicamente en función de sus valores, los elementos que interactúan con el exterior del pedal requirieron una elección más cuidadosa para asegurar que sus dimensiones se ajustaran al diseño del chasis. Este es el caso de los *foot switches*, potenciómetros y *toggle switches*. Un requisito para estos componentes era que deben estar directamente soldados a la PCB, evitando conexiones mediante cables, y así reducir la interferencia electromagnética. Para cumplir con esta condición, fue necesario que todos los componentes compartieran una altura uniforme.

Como se muestra en la Figura 6.8, se eligieron *foot switches* y potenciómetros tales que soldados sobre la PCB, tengan la misma altura. Por otro lado para el



Capítulo 6. Diseño de la Placa de Circuito Impreso

Figura 6.7: PCB finalizada cara posterior.



Figura 6.8: Diagrama del corte lateral del *foot switch*, potenciómetro y *toggle switch* colocados en el chasis.

caso del*toggle switch* no se encontró un modelo con las dimensiones que permitan soldarlo a la PCB y anclarlo al chasis. Para solucionar esto se agregaron extensiones a las terminales para lograr la altura necesaria, sin embargo estas extensiones son de poca longitud y no afectan significativamente con EMI. De la misma forma, los LEDs también deben llegar hasta la superficie del chasis, y por lo tanto se mantuvieron con sus terminales largas.

Para la elección de los tipos de potenciómetros se tuvo en cuenta que el oído humano percibe los cambios de volumen de forma logarítmica [55]. Por esto se utilizaron para los efectos con controles de ganancia, intensidad o volumen potenciómetros logarítmicos, de forma que al girar el control se perciba un cambio en la volumen del sonido lineal con la rotación del potenciómetro. El resto de los controles se utilizaron potenciómetros de tipo lineal.

6.5. Circuitos Auxiliares

Además de los circuitos descritos en capítulos anteriores para cada uno de los efectos, se incorporan circuitos auxiliares para la implementación del pedal en la PCB. Estos permiten la interconexión de los efectos, así como el acondicionamiento de la alimentación. En las siguientes secciones se analiza cada configuración.

6.5.1. Circuito de Filtrado de la Alimentación

El primer circuito que se va a introducir es un circuito de filtrado de la alimentación con la topología mostrada en la Figura 6.9. Como se mencionó anteriormente la PCB cuenta con un plano de tierra, sin embargo con este circuito se asegura la mitigación del ruido proveniente de la red.



Figura 6.9: Circuito de filtrado de la tensión de alimentación, con $V_{CC_{NOISY}}$ la tensión de la red y $V_{CC_{CLEAN}}$ la tensión filtrada

Este circuito consigue un polo tan bajo como se quiera sin comprometer la tensión de salida. Esto es así ya que permite aumentar el valor de R_B en lugar de C_2 , como sería en un filtro RC convencional.

Para dimensionar los componentes del mismo se realiza el estudio del circuito en el Apéndice B. De este se obtiene el voltaje a la salida del filtro, dada por la ecuación (6.1).

$$V_{CC_{CLEAN}} \simeq V_{CC_{NOISY}} - V_{BE} \tag{6.1}$$

Para que se cumpla la ecuación (6.1), e independizar la salida del circuito de alimentación del valor de I_L y R_L , que representan el equivalente Norton desde la alimentación del los circuitos de efecto, se imponen las restricciones (6.2), (6.3), (6.4), (6.5) y (6.6).

$$\beta R_L \gg R_B \tag{6.2}$$

$$\frac{R_B I_L}{\beta} \ll V_{CC_{NOISY}} - V_{BE} \tag{6.3}$$

93

	Booster 1	Booster 2	Overdrive - Delay
I_C	10,9 mA	14,5 mA	24,3 mA
R_L	$484 k\Omega$	$484 k\Omega$	$484 k\Omega$
g_m	$0,42 \Omega^{-1}$	$0,56\Omega^{-1}$	$0,93 \Omega^{-1}$
r_{π}	238Ω	179Ω	107Ω

Capítulo 6. Diseño de la Placa de Circuito Impreso

Tabla 6.1: Valores de las magnitudes de cada circuito alimentado.

$$g_m R_L \gg 1 \tag{6.4}$$

$$R_B \gg r_\pi \tag{6.5}$$

$$\beta C_2 \gg C_3 \tag{6.6}$$

La hoja de datos [35] del transistor 2SC1815GR indica que el valor de la ganancia en corriente típica de este es $\beta = 100$ y el voltaje entre base y emisor $V_{BE} = 0.7 V$.

En la tabla 6.1 se presentan los valores para estas magnitudes, y se distinguen según si se trata de el diseño 1 de *booster*, el diseño 2 de *booster* o el *overdirve* y el delay.

Eligiendo $R_B = 2,2 k\Omega$, $C_1 = C_2 = C_3 = 10 \mu F$, considerando que $V_{CC_{NOISY}} = 9 V$ y con los datos de la tabla 6.1, se observa que se verifican las restricciones de las ecuaciones (6.2), (6.3), (6.4), (6.5) y (6.6). A partir de esto se tiene que se cumple la ecuación (6.1), de donde se obtiene que el voltaje de alimentación es 8,4 V.

Por otro lado también se puede hallar el polo dominante de la transferencia entre entrada y salida dado por la ecuación (6.7), que queda fijado a una frecuencia de 7,2 Hz para cualquiera de los circuitos. Este polo garantiza que se va a filtrar cualquier frecuencia por encima de 7,2 Hz, en particular los armónicos de la red.

$$f_{PD} = \frac{1}{2\pi R_B C_B} \tag{6.7}$$

6.5.2. Circuitos de Interconexión de Efectos

Para la concatenación de los efectos se utilizó el circuito de la Figura 6.10, el cual muestra el conexionado del *foot switch* al circuito de efecto para su funcionamiento como *true bypass*. De esta forma cuando se acciona el efecto, también se conecta el circuito del LED a la alimentación que lo enciende. Cuando este se desactiva el circuito del LED queda abierto. El *foot switch* de tres polos utilizado tiene el *footprint* y el conexionado interno que se muestra en la Figura 6.11.

Para el circuito de la Figura 6.10 solo resta dimensionar la resistencia R. Para ello se obtiene de la hoja de datos del LED, que el voltaje en directo V_F es de 3,6 V, y soporta una corriente máxima en directo I_F de 25 mA. Dado esto se elije una
6.5. Circuitos Auxiliares



Figura 6.10: Circuito de conexión del foot switch al efecto.



Figura 6.11: A la izquierda el *footprint* del *foot swicth* y a la derecha el circuito de conexionado del mismo.

corriente menor pero lo suficientemente grande para tener la intensidad deseada en el LED. Esta se calcula en la ecuación (6.8), eligiendo una resistencia de valor $10 k\Omega$, y se corroboró empíricamente que la intensidad de luz del LED es adecuada.

$$I_F = \frac{V_{CC} - V_F}{R} = \frac{9V - 3.6V}{10\,k\Omega} = 540\mu A \tag{6.8}$$



Figura 6.12: Interconexión de todos los circuitos.

Capítulo 6. Diseño de la Placa de Circuito Impreso

6.5.3. Circuito de Selección de Booster

Como ya se vio anteriormente, el pedal consta de dos circuitos de *booster*, que podrán ser seleccionados por el usuario mediante un *switch*. Para esta implementación se utilizó un *Toggle switch* de cuatro polos. El funcionamiento de este es análogo al del *foot switch* pero con cuatro polos en lugar de tres. En la Figura 6.13 se presenta la conexión del *foot switch* al *toggle switch*, mediante el cual se selecciona el circuito de *booster* a accionar. Con esta configuración se logra que el circuito de tono sea compartido por ambos *boosters*, al igual que el potenciómetro, y por lo tanto también los controles que manipula el usuario.



Figura 6.13: Conexionado del foot swicth, toggle switch y boosters.

En conclusión, el diseño de la PCB presentado en este capítulo cumple con los requerimientos funcionales y estructurales establecidos para el pedal multiefecto de guitarra 6.2. Se ha optimizado la disposición de los componentes y el ruteo de las pistas, asegurando tanto un flujo de señal eficiente como la minimización de ruidos e interferencias. Este diseño proporciona una base sólida para la implementación física del circuito y contribuye de manera significativa a la calidad final del pedal, tanto en términos de rendimiento como de confiabilidad. Con estas características, la PCB está preparada para soportar las demandas operativas del dispositivo, y el diseño propuesto representa un paso importante hacia la finalización exitosa del proyecto.

Capítulo 7

Diseño Mecánico

7.1. Introducción

Los pedales deben cumplir con ciertos estándares de durabilidad, ergonomía y funcionalidad. En el contexto de uso de un pedal este debe ser capaz de preservar la integridad del circuito, y es por esto que este debe ofrecer una estructura robusta. Además el diseño del mismo debe ser intuitivo y accesible para el usuario.

En este capítulo se describen los requerimientos que se establecieron para la elección y diseño del chasis, y el resultado final tras cumplir con estos.

7.2. Requerimientos

Para garantizar un buen diseño se deben cumplir ciertos requerimientos conceptuales sobre el diseño mecánico. Estos se listan a continuación:

Dimensiones

El chasis en el que se monta el dispositivo deberá tener forma prismática con vértices redondeados, de dimensiones de $56,5 \pm 3,0 \ mm$ de altura, un largo de $119,5 \pm 3,0 \ mm$ y un ancho de $188,0 \pm 3,0 \ mm$.

• Material del chasis

El chasis deberá ser de aluminio.

Masa

El dispositivo deberá tener una masa mayor a 500 g y menor a 800 g.

Conector alimentación

El dispositivo deberá conectarse a la alimentación por medio de un conector jack hembra de $2,1 \ mm$ con polaridad negativa.

• Conector de entrada de la señal

Capítulo 7. Diseño Mecánico

El dispositivo debe contar con un conector de tipo jack de 1/4" en el lateral derecho del chasis para la entrada de la señal.

• Conector de salida de la señal

El dispositivo debe contar con un conector de tipo jack de 1/4" en el lateral izquierdo del chasis para la salida de la señal.

• Señalización de los efecto y sus controles

Los efectos al igual que los controles deberán estar señalizados, indicando qué efecto es y qué característica de la señal modifican.

7.3. Diseño del Dispositivo

Para el chasis se utilizo un armazón estándar de aluminio de modelo 1590D, las dimensiones de este cumplen con el primer requerimiento listado 7.2. Para montar la PCB dentro de este se utilizaron los potenciómetros y *foot switches*. Además los conectores de entrada y salida imponen el voltaje del chasis a tierra cuando se conectan los jacks. En el Apéndice C se presentan los planos para el montaje en el chasis.

La masa del dispositivo final es de 700 g, lo que garantiza su estabilidad durante el uso, evitando movimientos indeseados.indeseados.

7.3.1. Conectores e indicadores

Considerando que el pedal se apoya sobre una de sus caras con mayor área, sus laterales son cualquiera de las restantes cuatro caras. Por lo tanto el conector de alimentación como los conectores de entrada y salida se colocaron en los laterales del chasis como se muestra en la Figura 7.1.



Figura 7.1: Pedal diseñado.

7.3.2. Controles

En la tapa superior del chasis se realizó la perforación para los controles de cada uno de los efectos, así como para los LEDs y los switches para accionarlos.

Finalmente se obtuvo un pedal que cumple con los requerimientos 7.2, comparable a pedales existentes en el mercado por su robustez y dimensiones.

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 8 Hoja Técnica

Este capítulo resume las características eléctricas y físicas del pedal.

8.1. Especificaciones técnicas

- Dimensiones (ancho \times largo \times alto) y peso

 $118\,mm\times119\,mm\times56\,mm~-~700\,g$

Alimentación y consumo
 9VDC - 38.3 mA

Conectores

Conector Jack de metal centro positivo para alimentación. Conectores Jack de metal 1/4" para entrada y salida.

Efectos

Tres efectos disponibles: booster, overdrive y delay.

Controles

Nueve controles, tres por efecto. El *booster* tiene control de ganancia, *bass* y *treble*. El *overdrive* tiene controles de *drive*, tono y volumen. El *delay* tiene control de *feedback*, *echo* y *delay*.

Bypass

Foot switches con true bypass.

Boosters

El pedal cuenta con dos diseños de *boosters*: *booster* 1 y *booster* 2, seleccionables mediante un *toggle switch*.

- Booster 1
 - Ganancia máxima de 20,9dB

Capítulo 8. Hoja Técnica

- Impedancia de entrada de 350 $k\Omega$
- Impedancia de salida de 212 Ω
- THD máxima $1,8\,\%$

Booster 2

- Ganancia máxima de 21,9dB
- Impedancia de entrada de 980 $k\Omega$
- Impedancia de salida de 212 Ω
- THD máxima $0,3\,\%$

• Overdrive:

- $G_{clip}^{max} = 40,1 \ dB$
- Impedancia de entrada de 470 $k\Omega$
- Impedancia de salida menor a 500 Ω
- THD_{clip} entre 5,3 % y 25,0 %
- Analog Delay
 - Impedancia de entrada de 290,0 $k\Omega$
 - Impedancia de salida de 151,4 Ω
 - Tiempo de delay entre 22 ms y 420 ms

En la Figura 8.1 se muestra un diagrama del pedal, a continuación se listan cada uno de los elementos señalados:

- 1. Jack 1/4" de salida.
- 2. Jack 1/4" de entrada.
- 3. Foot switch de encendido/apagado (true bypass) para el efecto de analog delay.
- 4. Foot switch de encendido/apagado (true bypass) para el efecto de overdrive.
- 5. Foot switch de encendido/apagado (true bypass) para el efecto de booster.
- 6. Control de echo para el efecto de analog delay.
- 7. Control de *delay* para el efecto de *analog delay*.
- 8. Control de *feedback* para el efecto de *analog delay*.
- 9. Conector de alimentación (9VDC).
- 10. Control de tono para el efecto de overdrive.

8.1. Especificaciones técnicas



Figura 8.1: Diagrama del pedal.

- 11. Control de *drive* para el efecto de *overdirve*.
- 12. Control de volumen para el efecto de *overdirve*.
- 13. Control de ganancia para el efecto de booster.
- 14. Control de *treble* para el efecto de *booster*.
- 15. Control de bass para el efecto de booster.
- 16. Selector de boosters.'-

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 9

Conclusiones y Trabajo Futuro

9.1. Conclusiones

El estudio de distintos pedales disponibles en el mercado realizado en las secciones 3.2, 4.4 y 5.3 permitió generar conocimientos en el diseño de pedales de guitarra, que sentó las bases para la concepción exitosa de un pedal multifecto de guitarra de diseño propio. Las principales características de algunos efectos/pedales en el mercado, como *boosters, overdrive*, y *analog delay* presentan en esta tesis. Esto incluye, implementaciones de amplificación de señal con circuitos integrados y discretos (en secciones de *boosters*), etapas de *(soft/hard/assymetrical)-clipping* características en pedales *overdrive*, y la generación analógica del efecto de *delay*, fueron algunas de técnicas revisadas en marco de este estudio.

En cuanto al estudio de herramientas que permitan el "diseño de pedales de guitarra por simulación", se encontró que a través de la herramienta LIVEspice es factible pero insuficiente, debido a la escasa base de modelos de componentes disponibles que se necesitaría con este fin. No obstante, se encontró que la herramienta LTspice IV, ademas de ser una herramienta de utilidad como Circuit solver (usada a lo largo de los diseños con como tal); puede además proporcionar un método para diseñar pedales y escuchar éstos por simulacion, debido a que permite ingresar una pista de audio como señal de entrada de un circuito, y obtener el sonido generado en la salida, para escucharlo. Adicionalmente, se propuso una metodología para la evaluación de la fidelidad sonora del método (frente a la implementación física con los diseños reales). Los resultados de comparar las simulaciones con las implementaciones físicas mediante PEAQ arrojan un ODG promedio de -3.74 para el overdrive, -3.15 para el booster 1 y -3.19 para el booster 2, mostrando que a nivel sonoro las simulaciones difieren considerablemente de las implementaciones físicas. Concluyendo a lo largo de esta exploración, que la herramienta de simulación (LTspice IV) es de utilidad para el estudio del funcionamiento eléctrico del circuito, pero no aporta información confiable sobre el sonido que produce la implementaciones físicas de los booster y el overdrive.

Se cumplieron los requerimientos establecidos en 3.3.1, 4.5.1 y 5.5 para los diseños de *booster*, *overdrive* y *analog delay* respectivamente. En primer lugar se

Capítulo 9. Conclusiones y Trabajo Futuro

destaca que las impedancias de entrada y salida detalladas en las tablas 3.5,4.8 y 5.1 muestran que los efectos diseñados no cargan en señal a la guitarra eléctrica, no se ven afectados por la impedancia de entrada del amplificador, ni se cargan *booster*, *overdrive* y *analog delay* entre sí.

Se realizaron dos diseños de *booster* de acuerdo a los objetivos planteados. Ambos diseños presentan una ganancia en banda pasante acorde a los requerimientos establecidos, siendo 20.9 dB para el *booster* 1 y 21,9 dB para el *booster* 2. Las frecuencias de corte mostradas en la tabla 3.5 indican que filtran las frecuencias por fuera del rango audible. Al comparar el sonido producido por ambos diseños de *booster* mediante el algoritmo PEAQ se obtiene un ODG promedio de -3,15, por lo tanto se concluye que producen sonidos distintos. Ambos diseños de *booster* cumplen con los requerimientos exigidos en la sección 1.2, aportando al usuario dos opciones distintas del mismo efecto.

Para el *overdrive* la ganancia de la etapa de *clipping* propuesta es de $40,1 \ dB$, alcanzando el requerimiento establecido. Lo mismo ocurre con la *THD* reportada en la tabla 4.9, por lo que el *overdrive* diseñado satisface los criterios referentes a la distorsión deseada detallados en la sección 4.5.1.

La respuesta en frecuencia del *overdrive* muestra la notable presencia del circuito de tono en el sonido producido, donde se puede observar cómo varía el rango de frecuencias filtradas según la posición del potenciómetro de tono. Por lo que el *overdrive* diseñado cumple con los requerimientos exigidos, y presenta las cualidades deseadas en torno a la comerciabilidad del pedal, en el marco de los objetivos mencionados en la sección 1.2.

Para el analog delay se obtuvo un efecto con control de delay, que permite fijar un tiempo de retardo desde 22 ms hasta 420 ms, cumpliendo con el requerimiento de obtener un tiempo mayor a 400 ms. Por otro lado se consigue un control sobre la amplitud de la señal realimentada feedback, que se ajusta desde 0 % hasta un 100 %. Este rango de ajuste resulta escalado por un factor de 0,91. El rango resultante para el control feedback es de 0 % a 91 %. Se obtiene un control echo que permite ajustar la amplitud de la primera repetición del retardo desde un 0 % hasta un 100 %.

El circuito de *delay* no cambia la señal que pasa unicamente por los filtros de entrada y salida. Sin embargo la señal con *delay*, se percibe con un sonido más opaco al original, lo cual es resultado de eliminar los componentes de la señal en frecuencias mayores a 4 kHz debido al filtrado pre muestreo explicado en la sección 5.6.3.

El diseño de la PCB cumple los requerimientos de dimensión y posicionamiento de los componentes principales, teniendo un tamaño de 10 $mm \ge 16.8 mm$. Se obtuvo un diseño de cuatro capas que permitió disponer de todos los circuitos diseñados, minimizando el espacio ocupado.

El diseño mecánico del pedal se realizó sobre un armazón de aluminio modelo 1590D, de modo que fue posible incorporar la PCB diseñada. La dimensión del armazón implicó una restricción en la elección de algunos componentes, pero no generó mayores inconvenientes. Se obtuvo un producto final robusto, con una sujeción firme para la PCB y controles accesibles para el usuario. En el proceso de diseño e implementación de los efectos *boost*, *overdrive*, y *analog delay* se generó un conocimiento profundo sobre el funcionamiento de estos efectos, adquiriendo las herramientas necesarias para desarrollar pedales de guitarra eléctrica.

Al analizar el costo neto invertido en el desarrollo del pedal, se obtiene que el costo unitario del pedal multiefecto es de US\$120. Para poner en contexto, los pedales de *analog delay* oscilan entre precios de US\$ 100 hasta US\$ 300, los *boost* de US\$ 50 a US\$ 120 y los *overdrive* entre US\$ 70 y US\$ 300. En ese sentido, tomando en cuenta el carácter multiefecto del pedal, se concluye que representa una opción económica.

9.2. Trabajo Futuro

Durante el relevado de las medidas en la PCB se observó que resulta conveniente incluir *jumpers* que permitan desacoplar circuitos, e incluir pines en las entradas y salidas de cada etapa, como pueden ser *buffers* de entrada y salida, bloques de ganancia, circuitos de tono, etc.

El uso de un circuito tipo *noise gate* podría contribuir a eliminar ruidos indeseados en el sonido del pedal.

Otro aspecto a considerar a futuro es el desarrollo de un diseño de *analog delay* que permita obtener tiempos de retardo más largos, por ejemplo encadenando varios integrados *BBD*.

Esta página ha sido intencionalmente dejada en blanco.

Apéndice A

Cálculos Teóricos Booster

En este capítulo se detallan las cuentas realizadas para todos los circuitos utilizados en el efecto de *booster*.

A.1. Diseño 1 de booster

A.1.1. Etapa de Filtrado

Se presentan a continuación algunas ecuaciones para el circuito de la Figura 3.3.

La corriente de colector del transistor Q_1 esta dada por:

$$I_{C_1} = \frac{V_{B1} - V_{BE1}}{R_E} = 175\,\mu A \tag{A.1}$$

En función de esta se puede obtener la resistencia r_{π} :

$$r_{\pi} = \frac{\beta V_T}{I_C} = 77,25 \, k\Omega,\tag{A.2}$$

donde V_T es el voltaje térmico, el cual tiene un valor aproximado a 26 mV a 25 °C y la transconductancia de Q_1 es la dada en la ecuación (A.3).

$$gm = \frac{I_C}{V_T} = 6.7 \, m \Omega^{-1}.$$
 (A.3)

Por otro lado, la frecuencia de los polos del filtro se calculan teniendo en cuenta el valor de los condensadores. Para el polo de baja frecuencia se considera la Figura A.1.

Se cumple:

$$v_o = v_A \frac{R_v}{R_5 + R_v} \xrightarrow{R_v \gg R_5} v_A \simeq v_o \tag{A.4}$$

y se cumple también que

Apéndice A. Cálculos Teóricos Booster



Figura A.1: Circuito para el cálculo del polo de baja del circuito de booster1.

$$v_A = v_i \frac{(R_5 + R_v) || R_4}{\frac{1}{C_{2s}} + (R_5 + R_v) || R_4}$$
(A.5)

De (A.4) y (A.5) se obtiene que la transferencia y el polo son:

$$\frac{v_o}{v_i} = \frac{R_4 C_2 s}{1 + R_4 C_2 s} \to f_{p1} = \frac{1}{2\pi C_2 R_4} \tag{A.6}$$

Para el polo de alta se analiza la Figura A.2. De esta se obtiene la siguiente relación:

$$v_o = \frac{\left(\frac{1}{C_{3s}}||R_v\right)}{R_5 + \left(\frac{1}{C_{3s}}||R_v\right)} v_i \to \frac{v_o}{v_i} = \frac{\frac{R_v}{R_4 + R_v}}{1 + \frac{R_4 R_v C_{3s}}{R_4 + R_v}} \xrightarrow{R_v \gg R_4} \frac{v_o}{v_i} = \frac{1}{1 + R_4 C_3 s}$$
(A.7)

Por lo que el polo de alta es $f_{p2} = \frac{1}{2\pi R_4 C_3}$



Figura A.2: Circuito para el cálculo del polo de alta del circuito de booster1.

A.1.2. Lazo abierto de la etapa amplificadora

Para calcular la ganancia de las dos etapas que componen el amplificador del booster 1, se utilizan los circuitos equivalentes siguiendo el modelo de *Norton*, este se basa en una fuente de corriente en paralelo con una resistencia.

Para cada etapa se calcula la transconductancia de salida Gm, para esto se asume que la salida de la etapa v_o está a tierra y que entra una corriente i_o desde la salida. Para una entrada v_i , la transconductancia se calcula como:

$$Gm = \frac{i_o}{v_i} \tag{A.8}$$

110

A.1. Diseño 1 de booster

La fuente de corriente del modelo Norton se expresa como v_iGm .

El otro parámetro importante es la resistencia de salida. Para calcularla se coloca la entrada v_i a tierra y se calcula la resistencia de salida como:

$$R_o = \frac{v_o}{i_o} \tag{A.9}$$

Esta es la resistencia en paralelo a la fuente en el modelo Norton.

A.1.2.1. Etapa 1 - Par Diferencial

Asumiendo que el par está balanceado, la caída entre base y colector del transistor Q_1 es $v_{be} = \frac{v_i}{2}$, dado que la salida está a tierra, no fluye corriente por la resistencia de colector, se tiene entonces $i_o = gm_1v_{be} = \frac{gm_1v_i}{2}$. Por lo tanto la transconductancia de la primer etapa es:

$$Gm_1 = \frac{gm_1v_{be}}{v_i} = \frac{gm_1}{2} = 5,8 \ mS \tag{A.10}$$

La resistencia vista desde la salida es:

$$R_{o1} = r_{o1} \parallel R_C = 1,76 \ k\Omega \tag{A.11}$$

Donde r_{o1} es la resistencia entre colector y emisor de Q_1 y R_C la resistencia de colector.

Utilizando el modelo de Norton para esta etapa, la ganancia A_1 se expresa como:

$$A_1 = Gm_1 R_{o1} = \frac{1}{2}gm_1(r_{o1} \parallel R_C) = 20,15 \ dB \tag{A.12}$$

A.1.2.2. Etapa 2 - salida

De forma análoga a la primer etapa, se calcula la ganancia de la etapa de salida.

Para el calculo se tiene una transconductancia:

$$Gm_2 = gm_6 = 23.1 \ mS$$
 (A.13)

Por otro lado la resistencia de salida es:

$$R_{o2} = r_{o6} \parallel r_{o7} \parallel (R_{11} + kP_1) = 39.8 \ k\Omega \tag{A.14}$$

Por lo tanto la ganancia de la segunda etapa A_2 es:

$$A_2 = Gm_2R_{o2} = gm_6(r_{o6} \parallel r_{o7} \parallel (R_{11} + kP_1)) = 59,3 \ dB \tag{A.15}$$

El valor numérico corresponde al caso k = 1. De las ecuaciones A.12 y A.15 se obtiene la ganancia del lazo abierto:

$$A_{OL} = Gm_1 R_{o1} Gm_2 R_{o2}$$

= $\frac{1}{2} gm_1 (r_{o1} \parallel R_C) gm_6 (r_{o6} \parallel r_{o7} \parallel (R_{11} + kP_1)) = 79,42 \ dB$ (A.16)

111

Apéndice A. Cálculos Teóricos Booster

A.1.2.3. Compensación con Cm

Utilizando el Teorema de *Miller*, se logra calcular fácilmente los polos de cada etapa. Este teorema permite sustituir la impedancia Z conectada entre la entrada y salida de la segunda etapa, y colocar $\frac{Z}{A_2}$ a tierra en la entrada y $Z \frac{A_2}{A_2-1} \approx Z$ en la salida, dado que $Z = \frac{1}{CmS}$, esto es equivalente a conectar un capacitor de valor CmA_2 en paralelo a R_{o1} y uno de valor Cm en paralelo a R_{o2} .

Por lo tanto, con un Cm = 47pF las expressiones para los polos son:

$$f_{p1} = \frac{1}{2\pi R_{o1}CmA_2} = \frac{1}{2\pi Gm_2 R_{o1}R_{o2}Cm} = 2 \ kHz \tag{A.17}$$

$$f_{p2} = \frac{1}{2\pi Ro2Cm} = 85,0 \ kHz \tag{A.18}$$

Asumiendo que estos están lo suficientemente separados, se aproxima la respuesta a la de una transferencia de primer orden, por lo tanto se calcula la frecuencia de ganancia unitaria en función del producto de ganancia por ancho de banda GBW:

$$2\pi f_T = GBW = A_1 A_2 2\pi f_{p1} = \frac{Gm_1}{Cm} = 122.8 \ Mrad/s \tag{A.19}$$

A.1.3. Lazo cerrado de la etapa amplificadora

Conociendo el producto GBW del lazo abierto, y una ganancia de lazo cerrado $\frac{1}{\beta} = \frac{R_{11}+R_{12}+kP_1}{R_{11}}$, se calcula el polo de lazo cerrado como:

$$f_{pCL} = \frac{1}{2\pi} GBW\beta \tag{A.20}$$

Para un $\beta = \frac{R_{11}}{R_{11}+R_{12}+P_1} = 0,0884$ se tiene el menor polo posible:

$$f_{pCL_min} = 1.6 \ MHz \tag{A.21}$$

A.2. Circuito de Tono

En esta sección se detallas las cuentas del circuito de tono de los efectos de *booster*.

A.2.1. Cuentas bajos

Para el análisis de la transferencia de los bajos se utiliza la Figura A.3.

Para los cálculos de considera que $R_1 = R_4 = R_2 = R_5$, y el condensador C_3 como un circuito abierto.

Se tiene que:

$$v_B = -\frac{1-k}{k}v_A \tag{A.22}$$

A.2. Circuito de Tono



Figura A.3: Circuito para el calculo de la transferencia de bajos.

Y por nodos se tiene que:

$$\frac{v_i - v_A}{R_1} = (v_A - v_B) \frac{1 + P_1 C_2 s}{P_1}$$
(A.23)

De (A.22) y (A.23), se obtiene la siguiente relación:

$$v_A = \frac{kP_1}{kP_1 + R_1(1 + P_1C_2s)}v_i \tag{A.24}$$

Además se cumple la ecuación (A.25).

$$\frac{v_B - v_o}{R_1} = \frac{v_A - v_B}{P_1} (1 + P_1 C_2 s)$$
(A.25)

Finalmente de las ecuaciones (A.22), (A.23) y (A.25), se obtiene que la transferencia cumple la relación de la ecuación (A.26).

$$\frac{v_o}{v_i} = -\frac{(1-k)P_1 + R_1 + R_1P_1C_2s}{kP_1 + R_1 + R_1P_1C_2s}$$
(A.26)

A.2.2. Cuentas altos

En esta sección se desarrollan las cuentas para la transferencia de la banda alta del circuito de tono. Para ellos se considera a C_2 como un cortocircuito, como se muestra en la Figura A.4.

Por nodos se tiene que $i_1 + i_2 = i_5$, de esta ecuación se obtiene que:

$$v_A = \frac{(v_o + v_i)P_1'}{2P_1' + R_1} \tag{A.27}$$

Donde $P'_1 = R_3 + k_1(1 - k_1)P_1$. Luego de la ecuación $i_3 + i_4 = -i_5$, se obtiene la segunda relación:

Apéndice A. Cálculos Teóricos Booster



Figura A.4: Circuito para el calculo de la transferencia de altos.

$$v_B = \frac{v_i (R_2 + (1 - k_2)P_2) + v_o (R_2 + k_2 P_2)}{sC_3 (R_2 + k_2 P_2)(R_2 + (1 - k_2)P_2) + 2R_2 + P_2}$$
(A.28)

Además se cumple la relación de (A.29).

$$i_5 = \frac{v_A - v_B}{P_1' + \frac{1}{C_3 s}} = -v_B C_3 s \to v_A = -v_B P_1' C_3 s \tag{A.29}$$

De las relaciones (A.27) y (A.29) se obtiene:

$$v_B = -\frac{v_o - v_i}{(2P_1' + R_1)C_3s} \tag{A.30}$$

Y finalmente de (A.28) y (A.30) se obtiene la transferencia (A.31).

$$\frac{v_o}{v_i} = -\frac{C_3 sb(2P_1' + R_1 + a) + 2R_2 + P_2}{C_3 sa(b + 2P_1' + R_1) + 2R_2 + P_2}$$
(A.31)

Donde $a = R_2 + k_2 P_2$ y $b = R_2 + (1 - k_2)P_2$.

A.2.3. Figuras relevantes

A.3. Impedancia de entrada

Se consideran los siguientes parámetros:

- R_{in} : Resistencia de entrada que se quiere medir
- R_s : Resistencia de entrada del osciloscopio
- C_s : Capacitancia de entrada del osciloscopio

A.3. Impedancia de entrada



Figura A.5: Posición del cero en la transferencia de la ecuación (3.22) en función de la posición de P_2 (k_2) para $k_1 = 0, k_1 = \frac{1}{2}$ y $k_1 = 1$.



Figura A.6: Posición del polo en la transferencia de la ecuación (3.22) en función de la posición de P_2 (k_2) para $k_1 = 0, k_1 = \frac{1}{2}$ y $k_1 = 1$.

- R_T : Resistencia de test
- $R'_{in} = R_{in} \parallel R_s$
- v_{in} : Señal de entrada
- v_s: Señal medida

Considerando la impedancia $Z_1 = R'_{in} \parallel \frac{1}{jC_s\omega}$, la señal medida se expresa como un divisor de tensión :

$$v_s = v_{in} \frac{Z_1}{R_T + Z_1} = v_{in} \frac{R'_{in}}{R'_{in} + R_T (1 + jR'_{in}C_s\omega)}$$
(A.32)

Expresando la ecuación como los módulos de los complejos al cuadrado se obtiene:

$$\frac{|v_s|^2}{|v_{in}|^2} = \frac{R_{in}^{\prime 2}}{(R_{in}^{\prime} + R_T)^2 + (R_T R_{in}^{\prime} C_s \omega)^2}$$
(A.33)

115

Apéndice A. Cálculos Teóricos Booster

A partir de la ecuación A.33 se obtiene una ecuación de segundo grado que permite despejar el valor de R'_{in} :

$$\left(\frac{|v_{in}|^2}{|v_s|^2} - 1 - (R_T C_S \omega)^2\right) R_{in}^{\prime 2} - 2R_T R_{in}^{\prime} - R_T^2 = 0$$
(A.34)

Una vez obtenido el valor de R'_{in} , se despeja R_{in} del paralelo:

$$R'_{in} = \frac{1}{\frac{1}{R_{in}} + \frac{1}{R_s}} \to R_{in} = \frac{1}{\frac{1}{R'_{in}} - \frac{1}{R_s}} = \frac{R'_{in}R_s}{R_s - R'_{in}}$$
(A.35)

Apéndice B Diseño de la PCB

En este apéndice se detallan las cuentas del circuito de alimentación de la Figura 6.9, así como también se incluyen figuras donde se muestran detalles de la PCB diseñada.

B.1. Circuito de Alimentación

A continuación se detallan las cuentas correspondientes al circuito de alimentación de la Figura 6.9.

En continua se cumple que la corriente emisor I_E cumple las siguientes ecuaciones:

$$I_E = I_L + \frac{V_{CC_{CLEAN}}}{R_L} \simeq I_C \tag{B.1}$$

$$I_E = I_C + +I_B \simeq I_C \tag{B.2}$$

El voltaje de base V_B se puede expresar como

$$V_B = V_{CC_{NOISY}} - R_B I_B \tag{B.3}$$

Por las ecuaciones que rigen los transistores bipolares:

$$V_{CC_{CLEAN}} = V_B - V_{BE} \tag{B.4}$$

Dado que $I_B = \frac{I_C}{\beta}$, siendo β la ganancia en corriente de transistor, y de las ecuaciones (B.3) y (B.4) resulta:

$$V_{CC_{CLEAN}} = V_{CC_{NOISY}} - V_{BE} - \frac{R_B I_C}{\beta}$$
(B.5)

De (B.1) y (B.5) se obtiene la ecuación (B.6).

$$V_{CC_{CLEAN}}\left(1 + \frac{R_B}{\beta R_L}\right) = V_{CC_{NOISY}} - V_{BE} - \frac{R_B I_L}{\beta}$$
(B.6)

Apéndice B. Diseño de la PCB

Despejando $V_{CC_{CLEAN}}$ de (B.6) se obtiene:

$$V_{CC_{CLEAN}} = \frac{\left(V_{CC_{NOISY}} - V_{BE} - \frac{R_B I_L}{\beta}\right)}{\left(1 + \frac{R_B}{\beta R_L}\right)} \tag{B.7}$$

En (B.7) cuando se cumple $\beta R_L \gg R_B$ se cumple la siguiente igualdad:

$$V_{CC_{CLEAN}} = V_{CC_{NOISY}} - V_{BE} - \frac{R_B I_L}{\beta}$$
(B.8)

Para independizar la salida del consumo de corriente I_L se impone (B.9).

$$\frac{R_B I_L}{\beta} \ll V_{CC_{NOISY}} - V_{BE} \tag{B.9}$$

Finalmente se obtiene que la tensión de salida depende de la tensión de entrada y de la caída de voltaje en continua entre base y emisor del transistor Q_1 :

$$V_{CC_{CLEAN}} = V_{CC_{NOISY}} - V_{BE} \tag{B.10}$$

El estudio del circuito en señal se hace a partir de la Figura B.1.



Figura B.1: Circuito equivalente de pequeña señal del circuito de filtrado de la alimentación

Despreciando la corriente de base, se obtiene que la transferencia entre la base v_b y la salida v_o :

$$\frac{v_o}{v_b} = \frac{g_m Z_L}{1 + g_m Z_L} \tag{B.11}$$

Donde g_m es la transconductancia del transistor Q_1 y $Z_L = \frac{R_L}{1+R_LC_{3s}}$, de lo que resulta:

$$\frac{v_o}{v_b} = \frac{g_m R_L}{1 + g_m R_L} \frac{1}{1 + \frac{R_L C_3}{1 + q_m R_L} s}$$
(B.12)

El polo de la transferencia de (B.12) queda como en (B.13).

$$\omega_{p_1} = \frac{1 + g_m R_L}{R_L + C_3} \tag{B.13}$$

118

B.1. Circuito de Alimentación

Si se toma que

$$g_m R_L \gg 1 \tag{B.14}$$

se puede simplificar la transferencia de (B.12) como

$$\frac{v_o}{v_b} \simeq \frac{1}{1 + \frac{C_3}{am}s} \tag{B.15}$$

El polo de la transferencia simplificada se encuentra en

$$\omega_{p_1} \simeq \frac{g_m}{C_3} \tag{B.16}$$

Luego la transferencia entre $v_i \ge v_b$ se escribe como en (B.17).

$$\frac{v_b}{v_i} = \frac{C_B || Z_{VB}}{R_B + C_B || Z_{VB}}$$
(B.17)

Donde Z_{VB} es la resistencia vista hacia la base del transistor Q_1 . Esta se puede escribir como:

$$r_{\pi} + (\beta + 1)Z_L \tag{B.18}$$

Luego el paralelo entre Z_{VB} y C_B resulta:

$$Z_{VB}||C_3 = \frac{(r_{\pi} + \beta R_L) \left(1 + \frac{r_{\pi} R_L}{r_{\pi} + \beta R_L} C_3 s\right)}{1 + (R_L C_3 + (r_{\pi} + \beta R_L) C_B) s + r_{\pi} R_L C_3 C_B s^2}$$
(B.19)

Además se cumple $r_{\pi} + \beta R_L = r_{\pi}(1 + g_m R_L)$. De esto se puede despejar la transferencia de la ecuación (B.17).

$$\frac{r_{\pi}(1+g_m R_L)\left(1+\frac{s}{\omega_{p_1}}\right)}{R_B\left[1+(R_L C_3+r_{\pi}(1+g_m R_L)C_B)s+r_{\pi} R_L C_B C_3 s^2\right]+r_{\pi}(1+g_m R_L)\left(1+\frac{s}{\omega_{p_1}}\right)}\tag{B.20}$$

Si se considera que $g_m R_L \gg 1$, entonces:

$$\frac{v_b}{v_i} = \frac{\beta R_L \left(1 + \frac{s}{\omega_{p_1}}\right)}{R_B + \beta R_L + R_L \left(\frac{\beta C_3}{g_m} + (C_3 + \beta C_B)R_B\right)s + \frac{\beta R_L C_3 C_B}{g_m}s^2}$$
(B.21)

$$R_B R_L C_3 + R_B R_L \beta C_B + \frac{R_L}{g_m} \beta C_3 = C_3 R_L (R_B + r_\pi) + R_B R_L \beta C_B \qquad (B.22)$$

Si se cumple que $r_\pi \ll R_B$ la transferencia se simplifica a:

119

Apéndice B. Diseño de la PCB

$$\frac{v_b}{v_i} = \frac{\beta R_L}{R_B + \beta R_L} \frac{1 + \frac{s}{\omega_{p1}}}{1 + \frac{R_L R_B}{R_B + \beta R_L} (C_3 + \beta C_B)s + \frac{r_\pi R_B R_L}{R_B + \beta R_L} C_3 C_B s^2}$$
(B.23)

Como ya se impuso $\beta R_L \gg R_B$ y por lo tanto la transferencia se simplifica y se obtienen los polo:

$$\frac{v_b}{v_i} \simeq \frac{(1 + \frac{s}{\omega_{p1}})}{1 + \frac{R_B}{\beta}(C_3 + \beta C_B)s + \frac{R_B}{g_m}C_3C_bs^2}$$
(B.24)

$$\omega_{PD} = \frac{\beta}{R_B(C_3 + \beta C_B)} \tag{B.25}$$

$$\omega_{NDP} = \frac{g_m(C_3 + \beta C_B)}{\beta C_B C_3} \tag{B.26}$$

Por lo tanto si se cumple que $g_m R_L \gg 1$, $R_B \gg r_{\pi}$, $\beta R_L \gg R_B$ y $\beta C_B \gg C_3$ la transferencia es:

$$\frac{v_o}{v_i} = \frac{1}{(1 + \frac{s}{\omega_{PD}})(1 + \frac{s}{\omega_{NPD}})} \tag{B.27}$$

donde $\omega_{PD} = \frac{1}{R_B C_B}$ y $\omega_{NDP} = \frac{g_m}{C_3}$

B.2. Figuras de la PCB



(a) Plano de GND de la PCB.



(b) Conexión de un pad a tierra con *thermal relief.*

Figura B.2

B.2. Figuras de la PCB



(a) Planos de señal de la capa superior de la PCB.

(b) Planos de señal de la capa inferior de la PCB.

Figura B.3: Planos PCB.

Esta página ha sido intencionalmente dejada en blanco.

Apéndice C

Guía de Armado

Este capítulo recopila todos los documentos necesario para el montaje y armado del pedal. Los archivos necesarios para la implementación de la PCB se encuentran en el repositorio.

Se muestra en la tabla C.1 la lista de componentes utilizados en el pedal junto con su correspondiente desigantor y la cantidad utilizada.

CARACTER IN CONTRACTOR OF CONT	18-22-5-2 Biol 100	
SWAFULE	[No Yang], J301, 2401	3
17 u	C101, C502	2
100 n	C102. C103. C501, C503	4
TH470P		1
*TH100X	2000 C106 C111 C121 C100 C202 C202 C202 C202 C202	17
UTB47N	Calls, Calls, Calls, Calls	4
CTH100U	C204, C404	2
CTH10U	C265, C269, C214, C217, C223, C227, C229, C237	9
TH6.8N	C06 C20 C25	3
TTUIGOD		-
	Carr, Cara, Cara, Cara, Cara, Cora, Cora	-
UTH2208	C20, C25, C22	3
UTH2.2N	C213	1
ETHESN	C216	1
THIN	7918	3
THE	Val) Val)	-
.111393	0219	1
CTH330P	C21, C25	2
CTHIU	C228, C231, C304, C309, C317	6
TH22N	Call	1
J1B4.70		4
CTH680P	C310	1
CTH4.7N	C313, C412	2
TH10N	C315. C407	2
CTH470P	C401	1
TUIL	C002 C014	2
THIN	VAUN AAR	-
CIHIOP	Cars	1
IN5817	D101, D501	2
LED	D201, D303, D401	3
NAL 42	1282	1
N74140	Mary Department of the second s	-
3314	D901, D902	4
NPUT	11 I I I I I I I I I I I I I I I I I I	1
DUTPUT	32	1
R2R.PH.K.S/LF\(SN)	1101 1501	2
	1001 1002 100	-
	1201, 1202, 1403	3
JUMPER3PIN	12/2	1
SWTOGGLE	1402	1
POTETHB50K	P201. P302	2
POTETHEOR	D322	1
COLLINGIC		-
FOILINIM	F20	1
POTETHB500K	P301, P403	2
POTETHBIM	P363	1
POTETREOR	P40	1
POTETUDIOS	540	-
OILIIIIII		
PRESET20K	PR201	1
PRESETIK	PR202	1
PRESET10K	PE203	1
PRESETIM	PR01	1
DDFCFFF1004/	- Maria	-
AU011-DOWN	1.000A	4
2sc1815	Quu, Quu, Quu	3
BC548	Q201, Q202, Q203, Q204	4
BC849	0.01.04/2.04/8.0494	4
BC859CW115	0.05	1
000000000000000000000000000000000000000	1999 Diot 170	-
1104/	L RUI, DOU	4
RIHIM	R201, R209, R305, R307, R308, R313, R320, R322, R401, R414, R426	11
RTH10K	R202, R203, R204, R206, R208, R209, R201, R212, R214, R215, R216, R217, R218, R219, R220, R221, R222, R223, R224, R225, R231, R302, R304, R311, R312, R316, R317, R402, R403, R404, R406, R408, R409, R411, R412, R413, R419, R420, R423, R424, R427, R428	-46
RTH470K	R205. R405	2
RTHATK	R 37 R 20 R 277 R 28 R 272 R 20 R 37 R 30 R 275	9
9711936	NUMES AND	2
Aller	Randy Randy Mark	-
RTH100K	KZ29, KZ29, KZ39, KZ57, K314	5
RTH150	R235	1
RTH18K	R238	1
RTHIK	Ritis R315	2
	Televity Televity	-
ALD4N/	na04, na09	4
DTU96A		
1110/16	R318	1
RTH3K6	R15 R15 R15 R15 R15 R16	2
RTH3K6 RTH16M	R18	2
RTH3K6 RTH10M	RBS RBS RAS RRD Refs Refs Refs Refs Refs Refs Refs Refs	2
RTH3K6 RTH10M RTH500K	2018 Rol, AUT Rol, AUT Rol Rol Rol	1 2 1 1
RTH386 RTH10M RTH500K RTH820	Rais Rais Rais Rais Rais Rais Rais Rais	2 1 1 1
RTH386 RTH10M RTH500K RTH500K IRC4558	101 102 102 102 102 102 102 102 102 102	2 1 1 1 1
RTH3K6 RTH10M RTH500K RTH520 IRC4558 SA571N	R18 R05, R47 R06 R06 R07 R08 R09 R01 R02 R03 R04 R05 R05 R07 R08 R09 R01 R02 R03 R04 R05 R07 R08 R09 R01 R02 R03 R04 R05 R06 R07 R08 R09 R09 R09 R09 R01 R02 R03 R04 R05 R05 R06 R07 R08 R09 R09 R09 R09 R09 R09	1 2 1 1 1 1 1
RTH386 RTH10M RTH500K RTH820 JRC4558 SA571N MN2005	Rus	2 1 1 1 1 1 1
RTH3K6 RTH10M RTH500K RTH500 RTH520 RC4558 53571N MN3005 ON910	Batt 400 Batt 400 <t< td=""><td>2</td></t<>	2
RTH3K6 RTH3K6 RTH500K RTH500K RTH520 IRC4558 SA571N MN5005 MN5101 TU 200	800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800 800	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
ITH3K6 RTH10M RTH500K RTH520 IRC4558 3A571N MNS005 MNS101 TL072	Rus	2 1 1 1 1 1 1 1 1 3

Tabla C.1: Bill of materials (BOM) del pedal.





Figura C.1: Esquematicos.



Figura C.2: Esquemáticos.



Figura C.3: Esquemáticos.



Figura C.4: Esquematicos.





Figura C.5: Esquemáticos.



Figura C.6: Esquemáticos.



Figura C.7: Esquemáticos.

			C503 R219	HC <u>C215</u> R221	<u>C222</u> C226 R223	<u>, c228</u> €
			R309 R213 R3109 R214			
			°+° © © © <u>C303</u>			
	. (, , , , , , , , , , , , , , , , , ,		្លាស្ត្រ ស្ត្រ (
C413 C410 R421						R238 No ○ R236
				$\begin{array}{c} R \in R + 1 \leq 1 \\ R \in R^2 \cap R^2$		
R424			민희교의		2222220	
		+ + U302 R306 C310 -				234 •
	- φ R409 - φ €1€				त्त्त 🔾	
	D3* R408 					
		C C C C C C C C C C C C C C C C C C C			ਲ੍ਹੋ ਹੈ ■ ■ ■	
			J302		C206 C203 R202	 R201
	<u>موم</u> ⊇لك≞ي	°∘ ⊂		J201		<u>}∘</u> ()

Figura C.8: PCB.





Figura C.9: Plantilla de agujeros del chasis.

Referencias

- Wikipedia. Pedal de efectos Wikipedia, the free encyclopedia. http://es.wikipedia.org/w/index.php?title=Pedal%20de%20efectos& oldid=157571418, 2024. [Online; accessed 11-September-2024].
- [2] Stone Deaf. Guitar Pedal Order The Ultimate Guide. https://www.stonedeaffx.com/blog/guitar-pedal-order-the-ultimate-guide, 2024.
 [Online; accessed 15-September-2024].
- [3] Wikipedia contributors. Effects unit, 2024. Online; accessed 31-October-2024.
- [4] Liam Evans. Digital vs analog effects: What guitar pedals are better? https://www.pmtonline.co.uk/blog/2022/02/02/ analog-vs-digital-guitar-pedals/.
- [5] Guitar Center. The history of the overdrive pedal. https://www.guitarcenter.com/riffs/gear-tips/ amplifiers--effects/the-history-of-overdrive-pedals?srsltid= AfmBOorr2Y11EBfJQR7VtDhA5LxaBbooO45fQaMMu2xgjsLA_4qPiA_q, 2023. Online, accessed 5-October-2024.
- [6] Stringjoy. Guitar pedal history: The origins of every guitar effect pedal. https://stringjoy.com/guitar-pedal-history/?srsltid= AfmBOoqsPMkKvjsQEcH9T8Nh6_BBynyIBbYL-5fB052_jLdW172vn-lo, 2023. Online, accessed 5-October-2024.
- [7] Lee Glynn. Using delay for specific genres. https://articles.boss. info/using-delay-for-specific-genres/, 2024. Online, accessed 10-September-2024.
- [8] Opticom. Perceptual Evaluation of Audio Quality, 5 2014.
- [9] Huw Price. How impedance affects your guitar tone. https://www.guitarworld.com/features/ how-impedance-affects-your-guitar-tone, 2023. Online, accessed 16-October-2024.
- [10] Nicholas Horton and Thomas Moore. Modeling the magnetic pickup of an electric guitar. American Journal of Physics - AMER J PHYS, 77:144–150, 02 2009.

Referencias

- [11] Miguel Garcia. Electric guitar pickup caracterization and modeling. PhD thesis, Faculty of the Escola Tècnica d'Enginyeria de Telecomunicació de Barcelona, 2014.
- [12] Build your guitar. The secrets of electric guitar pickups. http:// buildyourguitar.com/resources/lemme/, 2024. [Online; accessed 24-September-2024].
- [13] Mojo Tone. Rene martinez texas strat[®] pickup. https://www.mojotone. com/Rene-Martinez-Stratocaster-Texas-Pickup, 2024. Online, accessed 16-October-2024.
- [14] Mojo Tone. '69 clone strat[®] pickup. https://www.mojotone.com/ Mojotone-69-Clone-Strat-Pickup, 2024. Online, accessed 16-October-2024.
- [15] Mojo Tone. '67 quiet coil strat[®] pickup. https://www.mojotone. com/Mojotone-67-Quiet-Coil-Strat-Pickup, 2024. Online, accessed 16-October-2024.
- [16] Mojo Tone. '54 clone strat® pickup. https://www.mojotone.com/ Mojotone-54-Clone-Strat-Pickup, 2024. Online, accessed 16-October-2024.
- [17] Stefan Karlsson. How impedance affects your guitar tone. https://www. guitarpedalx.com/news/news/electric-guitar-eq. Online, accessed 20-October-2024.
- [18] Panasonic Semiconductor. MN3101 Clock Generator and Driver for BBD. Datasheet.
- [19] Dillon Sharlet. Livespice. https://www.livespice.org/, 2020.
- [20] Linear Tchnology. LTspice IV Getting Started Guide, 2011.
- [21] Matthew Cohen and Stephen Welch. PEAQ.md, 2 2015.
- [22] © Focusrite Audio Engineering Limited. Scarlett 2i2 Guía de usuario, 2019.
- [23] Ableton. Ableton live 11 lite. https://help.ableton.com/hc/ es/articles/360021524559-Live-11-Lite, 2024. Online; accessed 1-November-2024.
- [24] freestompboxes.org. Tc spark booster mini, 2016. Online; accessed 09-September-2024.
- [25] Electrosmash. Mxr microamp analysis. Online; accessed 09-September-2024.
- [26] Electro Harmonix. LPB-1 LINEAR POWER BOOSTER. Datasheet.
- [27] Nexperia. NPN general purpose transistors, 4 1999.
- 130
- [28] Texas Instruments. Low noise JFET input operational amplifiers, 3 2005.
- [29] Douglas Self. Small Signal Audio Design. Routledge, 2024.
- [30] Digilent. Analog Discovery 2, 11 2015.
- [31] Mario Vražić, Damir Vuljaj, Zlatko Hanić, and Marinko Kovačić. Approach to ship power network optimization regarding total harmonic distortion. In 2016 International Conference on Development and Application Systems (DAS), pages 207–211, 2016.
- [32] Diligent. Analog discovery 2 specifications. https: //digilent.com/reference/test-and-measurement/ analog-discovery-2/specifications?srsltid= AfmBOorDx3eb1IWfxqptcwztQELRMmOp1U7xRV8xJ21Fx5-L5yqMXsp8. [Online; accessed 25-July-2024].
- [33] Electro Smash. Klon centaur analysis. https://www.electrosmash.com/ klon-centaur-analysis. [Online; accessed 25-July-2024].
- [34] Paul Cochrane. Tim & Timmy Pedal.
- [35] Toshiba. Toshiba transistors silicon NPN epitaxial type 2SC1815GR, 4 1997.
- [36] Pulsar. The History of Spring Reverb. https://pulsar.audio/blog/ the-history-of-spring-reverb/, 2024. [Online; accessed 09-July-2024].
- [37] Les Paul. Inventions and innovations, 2021. Online; accessed 09-July-2024.
- [38] Wikipedia contributors. Grabación magnética analógica, 2024. Online; accessed 11-July-2024.
- [39] Reverb. Old school slapback machines. https://reverb.com/news/ old-school-slapback-machines, 2020. Online, accessed 15-July-2024.
- [40] Reticon. Sad1024: Bucket brigade device (2x512 stage). https: //www.raffia.ch/content/datasheets/volume02/SAD1024_BBD2x512_ Reticon.pdf. Online, accessed 26-July-2024.
- [41] False Electronics. Electro-harmonix stereo memory man. https://falseelectronics.blogspot.com/2019/02/ electro-harmonix-stereo-memory-man-eh.html, 2019. Online, accessed 26-July-2024.
- [42] BOSS. Echoes in time: The history of boss delay pedals. https://articles. boss.info/echoes-in-time-the-history-of-boss-delay-pedals/, 2020. Online, accessed 26-July-2024.
- [43] Way Huge. Aqua-Puss. https://www.jimdunlop.com/content/manuals/ WM71.pdf. Online; accessed 07-November-2024.

Referencias

- [44] ON Semiconductor. BC548 Transistor Datasheet. https://www.openhacks. com/uploadsproductos/bc548.pdf, 2009. Online; accessed 06-November-2024.
- [45] ON Semiconductor. NE571 Low Noise Dual Channel Compandor Datasheet. https://akizukidenshi.com/goodsaffix/ne571.pdf, 2002. Accessed: 2024-11-01.
- [46] Panasonic Semiconductor. MN3005 4096-Stage Low Noise BBD. Datasheet.
- [47] Texas Instruments. RC4558 Dual General-Purpose Operational Amplifier. https://www.ti.com/lit/ds/symlink/rc4558.pdf, 2023. Accessed: 2024-11-08.
- [48] Kevin Walseth. The real impact of breadboard capacitance on prototype designs, 2021. Accessed: 2024-10-20.
- [49] Roland Corporation. Boss dm-2 service notes. https:// stompboxelectronics.com/wp-content/uploads/2023/01/BOSS-DM2_ ServiceNotes.pdf, 1981. Accessed: 2024-10-20.
- [50] Xi Luo and Jialing Tian. Reducing electromagnetic interference in printed circuit board. In 2022 International Conference on Applied Physics and Computing (ICAPC), pages 314–319, 2022.
- [51] Nick Martin. Altium designer. https://www.altium.com/es/, Oct 2022.
- [52] Zhang Peng and Li Shufang. The relationship between ground and emi. In 2005 IEEE International Symposium on Microwave, Antenna, Propagation and EMC Technologies for Wireless Communications, volume 1, pages 662– 665 Vol. 1, 2005.
- [53] PCBWay. Pcbway. https://www.pcbway.es/. [Online; accessed 4-October-2024].
- [54] PCBWay. Pcbway: Pcb manufacturing tolerances. https://www.pcbway. com/pcb_prototype/PCB_Manufacturing_tolerances.html. [Online; accessed 4-October-2024].
- [55] Toru Nakashika and Kohei Yatabe. Gamma boltzmann machine for audio modeling. *IEEE/ACM Transactions on Audio, Speech, and Language Processing*, 29:2591–2605, 2021.

Índice de tablas

3.1.	Tabla de comparación de ganancia para el circuito de tono en po-	
	siciones de <i>treble</i> y bass máximo y mínimo. En el caso del bass la	
	ganancia se calcula a una frecuencia de $15 Hz$, y el <i>treble</i> a $20 kHz$.	29
3.2.	Tabla de distorsión armónica total (THD) medida para los dos di-	
	seños de <i>booster</i> , para ganancia máxima (100%), y combinaciones	
	de posiciones de los controles de <i>bass</i> (B) y <i>treble</i> (T)	29
3.3.	Tabla de valores del ODG obtenidos del algoritmo $PEAQ$ para el	
	diseño de booster 1 v booster 2, de simulación vs medidas, para las	
	posiciones de los controles bass, gain y treble en baja (L), media	
	(M) v alta (H) definidos en la sección 1.3.	31
3.4.	Tabla de valores del ODG obtenidos del algoritmo PEAO para com-	
	parar el sonido del diseño de <i>booster</i> 1 y <i>booster</i> 2, para las posiciones	
	de los controles bass, gain y treble en baja (L), media (M) y alta	
	(H) definidos en la sección 1.3.	32
3.5.	Tabla de comparación de resultados teóricos, simulados y experi-	
	mentales para los dos diseños de <i>booster</i> , bajo condiciones de ga-	
	nancia máxima (100 %), control de bass medio (50 %) y control de	
	treble medio (50%).	33
4.1.	Polos y ceros del filtro activo.	45
4.2.	Polos y ceros del circuito de <i>clipping</i> para $k \approx 1$ con D_1 y D_2	
	desconectados del circuito	46
4.3.	THD del overdrive según la posición del potenciómetro de tono.	
	El máximo se alcanza con el potenciómetro girado hasta su tope	
	en sentido horario. En la simulación se respeto el incremento del	
	potenciómetro acorde al del circuito en PCB	51
4.4.	Impedancia de salida del overdrive según la posición del potencióme-	
	tro de volumen. El máximo se alcanza con el potenciómetro girado	
	hasta su tope en sentido horario.	51
4.5.	THD del overdrive según la posición del potenciómetro de tono. El	
	máximo se alcanza con el potenciómetro girado hasta su tope en	-
	sentido horario.	53
4.6.	Impedancia de salida del <i>overdrive</i> según la posición del potencióme-	
	tro de volumen. El máximo se alcanza con el potenciómetro girado	- 1
	hasta su tope en sentido horario	54

Índice de tablas

4.7.	Overdrive: ODG correspondiente cada una de las posiciones selec-	
	cionadas de los potenciómetros de tono, ganancia y volumen de	
	acuerdo a 2.5. Las letras H, M y L indican las posiciones de máximo	
	(100%), medio $(50%)$ y mínimo $(0%)$ respectivamente	55
4.8.	Tabla de comparación de resultados teóricos, simulados y experi-	
	mentales para el overdrive diseñado. Se reportan los valores de ga-	
	nancia, impedancia de entrada y salida.	56
4.9.	Tabla de comparación de THD entre simulación y resultados expe-	
	rimentales para el <i>overdrive</i> diseñado	56
5.1.	Comparación de resultados teóricos con los resultados medidos del	
	circuito del Analog Delay	80
6.1.	Valores de las magnitudes de cada circuito alimentado.	94
0.11		01
C.1.	Bill of materials (BOM) del pedal.	123

1.1.	Diagrama de conexionado de pedales obtenida de [2]	1
1.2.	Pedal de efectos.	3
1.3.	Posiciones seleccionadas para los potenciómetros de los efectos <i>over-</i> <i>drive</i> y <i>boost</i> durante el proceso de grabación	5
1.4.	Esquema simplificado de una pastilla de guitarra eléctrica	6
1.5.	Circuito equivalente para una pastilla	7
2.1.	Esquema de grabación	12
3.1.	Diagrama de bloques del circuito de <i>booster</i> completo	17
3.2.	Diseño 1 de <i>booster</i> .	18
3.3.	Circuito de entrada del diseño 1 de Booster $\ldots \ldots \ldots \ldots \ldots$	19
3.4.	Diseño 2 de <i>booster</i> .	23
3.5.	Circuito de tono utilizado en el <i>booster</i>	25
3.6.		25
3.7.	Diagramas de Bode de magnitud simulados del diseño 1 de <i>booster</i> (3.2) y el diseño 2 de <i>booster</i> (3.4) con el control de ganancia máximo (100 %).	27
3.8.	Diagramas de Bode de magnitud simulados para los diseños de <i>boos-</i> <i>ter</i> , para las posiciones del control de ganancia máximo (100%) , medio (50%) y mínimo (0%) .	27
3.9.	· · · · · · · · · · · · · · · · · · ·	28
3.10.	Diagrama de Bode de magnitud simulado del circuito de tono de la Figura 3.5 para las posiciones del control de <i>bass</i> y <i>treble</i> máxima (100 %), y diagrama de Bode de magnitud simulado del circuito de tono de la Figura 3.5 para las posiciones del control de <i>bass</i> y <i>treble</i> mínima (0 %)	28
3.11.	Diagrama de Bode de magnitud simulado del diseño 1 de <i>booster</i> (3.2) con circuito de tono (3.5) y diagrama de Bode de magnitud simulado del diseño 2 de <i>booster</i> (3.4) con circuito de tono (3.5). En ambos casos con el control de ganancia máximo (100 %), control de bajos máximo (100 %) y control de altos máximo (100 %)	29

3.12.	Diagramas de Bode de magnitud medidos para los diseños de <i>booster</i> 1 de la Figura 3.2 y el <i>booster</i> 2 de la Figura 3.4, con circuito de tono (Figura 3.5). En cada diagrama se tiene control de ganancia máximo (100%) y control de <i>treble</i> medio (50%) , y entre ellos varía la posición del control de <i>bass</i> en alta (100%) , media (50%) y baja	
0.10	(0%).	30
3.13.	Diagramas de Bode de magnitud medidos para los disenos de <i>booster</i> 1 de la Figura 3.2 y el <i>booster</i> 2 de la Figura 3.4, con circuito de tono (Figura 3.5). En cada diagrama se tiene control de ganancia máximo (100 %) y control de <i>bass</i> medio (50 %), y entre ellos varía la posición del control de <i>treble</i> en alta (100 %) media (50 %) y baja	
	(0%)	30
3.14.	Esquema de medición de la impedancia de entrada de los circuitos de <i>booster</i>	33
		~
4.1.	Etapas en el circuito de <i>overdrive</i>	37
4.2.	Topologías de hard clipping y soft clipping	38
4.3.	Configuración <i>overdrive</i>	39
4.4.	Circuito de <i>overdrive</i> implementado	42
4.5.	Buffer de entrada, circuito <i>overdrive</i>	43
4.6.	Etapa de <i>Clipping</i> del circuito <i>overdrive</i> implementado	45
4.7.	Etapa de tono pata el circuito <i>overdrive</i> implementado	48
4.8.	Etapa de salida del circuito de <i>overdrive</i> implementado	49
4.9.	Simulación: Respuesta en frecuencia del circuito de tono del overdrive.	50
4.10.	Respuesta en frecuencia del <i>overdrive</i>	50
4.11.	Respuesta del circuito de overdrive para un transitorio de frecuencia	50
1 10	$1 \ \kappa H z \dots \dots$	52
4.12.	Esquema de medición para la impedancia de entrada del <i>overdrive</i> .	53
5.1.	Diagrama de flujo básico del <i>delay</i>	58
5.2.	Diagrama del bloque Delay Line.	59
5.3.	Circuito del MN3005.	62
5.4.	Diagrama del integrado MN3101	63
5.5.	Ejemplo de frecuencias obtenidas en función de los componentes externos [18].	63
5.6.	Esquema del circuito del IC NE571.	64
5.7.	Diagrama del diseño del Analog Delay	65
5.8.	Circuito de entrada del Delav.	66
5.9.	Etapa de ganancia v filtrado a la entrada.	67
5.10.	Respuesta en frecuencia de la etapa de ganancia a la entrada	68
5.11.	Circuito del compresor obtenido de la hoja de datos del NE571 [45].	70
5.12.	Filtro pasabajos de tercer orden "Sallen Key".	71
5.13.	Respuesta en frecuencia del Sallen Key de tercer orden	72
5.14.	Circuito de desplazamiento de muestras.	74
5.15.	Filtro pasabajos de reconstrucción compuesto de dos "Sallen Key".	75

5.16. Simulación de la respuesta en frecuencia del Sallen Key de tercer	
orden en cascada con uno de segundo orden	75
5.17. Circuito expansor del rango dinámico.	76
5.18. Implementación del control de Feedback y Echo \ldots	77
5.19. Circuito sumador a la salida.	78
5.20. Respuesta en frecuencia del sumador a la salida, comparada con la	
respuesta del filtro de entrada y la respuesta de ambos en cascada.	79
5.21. Ajuste BBD BIAS - Manual de calibración del analog delay de es-	
tudio 2 [49]	79
5.22. Medida en el punto de cancelación de la señal de reloj, (a) Sin ajuste,	
(b) Con ajuste. \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots	82
5.23. Medida de la señal de reloj	82
5.24. Medida de tiempo de retardo, (a) Tiempo máximo $420 ms$, (b)	
Tiempo mínimo $22 ms$	83
6.1 Disposición del circuite de cada efecto dentro de la PCB	86
6.2 Esquema de disposición de componentes en la parte posterior de la	80
PCB	88
6.3 Ubicación de los canacitores de desaconle junto a su correspondiente	00
integrado. En amarillo la entradas y salida de cada efecto, en verde	
las señales de reloi.	89
6.4. Disposición de las capas de la PCB.	89
6.5. Planos de alimentación de la PCB.	90
6.6. PCB finalizada cara delantera.	91
6.7. PCB finalizada cara posterior.	92
6.8. Diagrama del corte lateral del <i>foot switch</i> , potenciómetro y <i>togale</i>	
switch colocados en el chasis.	92
6.9. Circuito de filtrado de la tensión de alimentación, con $V_{CCNOUCY}$ la	
tensión de la red y $V_{CCCLEAN}$ la tensión filtrada	93
6.10. Circuito de conexión del <i>foot switch</i> al efecto	95
6.11. A la izquierda el <i>footprint</i> del <i>foot swicth</i> y a la derecha el circuito	
de conexionado del mismo.	95
6.12. Interconexión de todos los circuitos.	95
6.13. Conexionado del <i>foot switch</i> , <i>toggle switch</i> y boosters	96
7.1. Pedal diseñado	98
8.1. Diagrama del pedal	103
	110
A.1. Urcuito para el calculo del polo de baja del circuito de <i>booster</i> 1.	110
A.2. Circuito para el calculo del polo de alta del circuito de <i>booster</i> 1.	110
A.3. Urcuito para el calculo de la transferencia de bajos	113
A.4. Circuito para el calculo de la transferencia de altos	114
A.5. Posición del cero en la transferencia de la ecuación (3.22) en función	118
de la posicion de $P_2(k_2)$ para $k_1 = 0, k_1 = \frac{1}{2}$ y $k_1 = 1, \dots, \dots$	115

A.6.	Posición del polo en la transferencia de la ecuación (3.22) en función de la posición de P_2 (k_2) para $k_1 = 0, k_1 = \frac{1}{2}$ y $k_1 = 1, \ldots, \ldots$	115
B.1.	Circuito equivalente de pequeña señal del circuito de filtrado de la	
	alimentación	118
B.2.		120
B.3.	Planos PCB.	121
C.1.	Esquematicos	124
C.2.	Esquemáticos	124
C.3.	Esquemáticos	125
C.4.	Esquematicos	125
C.5.	Esquemáticos	126
C.6.	Esquemáticos	126
C.7.	Esquemáticos	127
C.8.	PCB	127
C.9.	Plantilla de agujeros del chasis.	128

Esta es la última página. Compilado el jueves 6 febrero, 2025. http://iie.fing.edu.uy/