



UNIVERSIDAD DE LA REPÚBLICA
FACULTAD DE INGENIERÍA



Circuitos para cosecha de energía a ultra baja tensión

MEMORIA DE PROYECTO PRESENTADA A LA FACULTAD DE
INGENIERÍA DE LA UNIVERSIDAD DE LA REPÚBLICA POR

Sofía Boselli, Romina Gaudio, María Pía Grilli

EN CUMPLIMIENTO PARCIAL DE LOS REQUERIMIENTOS
PARA LA OBTENCIÓN DEL TÍTULO DE
INGENIERA ELECTRICISTA.

TUTORES

Mariana Siniscalchi Universidad de la República
Fernando Silveira Universidad de la República

TRIBUNAL

Germán Fierro Universidad de la República
Nicolás Pérez-Nicoli Universidad de la República
Pablo Pérez Universidad de la República

Montevideo
lunes 13 diciembre, 2021

Circuitos para cosecha de energía a ultra baja tensión, Sofía Boselli, Romina Gaudio, María Pía Grilli.

Esta tesis fue preparada en L^AT_EX usando la clase iietesis (v1.1).
Contiene un total de 132 páginas.
Compilada el lunes 13 diciembre, 2021.
<http://iie.fing.edu.uy/>

Haz de los obstáculos escalones para aquello que
quieras alcanzar

CHARLES CHAPLIN

Esta página ha sido intencionalmente dejada en blanco.

Agradecimientos

Este proyecto no hubiese sido posible sin el apoyo de muchas personas que nos han acompañado de diferentes formas durante este tiempo.

En primer lugar queremos agradecer a nuestras familias por el aguante en momentos difíciles, por el apoyo diario, el cariño y contención. Por darnos el impulso necesario para continuar con este desafío y compartir nuestras alegrías.

También queremos agradecer a nuestros amigos (y mascotas) por motivarnos y bancarnos a pesar del poco tiempo que les dedicamos.

Por otro lado, queremos agradecer a cada una de las personas que se involucraron en este proyecto de distintas formas. A Nicolás Pérez por brindarnos instrumentos para el desarrollo de experimentos realizados. A Gonzalo Cuñarro por sus aportes para el uso de la herramienta de diseño del circuito integrado. A Pedro Arzuaga por prestarnos las oficinas e instrumentos de Impulse Dynamics. A Nicolás Gammarano por su contribución en momentos clave. Al equipo de *WeCartor* por prestarnos su dispositivo.

Finalmente queremos agradecer a nuestros tutores. A Fernando Silveira por sus aportes de gran contribución para el proyecto y sus ideas en momentos decisivos. Especialmente a Mariana Siniscalchi, por su apoyo durante todo el proyecto, tanto por sus importantes aportes a nivel técnico como por las enseñanzas para la vida profesional. Por ayudarnos a realizar este trabajo tan importante para nuestra carrera. Por estar disponible, cuestionarnos sacando lo mejor de nosotras y por prepararnos para enfrentar los desafíos que esta carrera nos traerá.

Esta página ha sido intencionalmente dejada en blanco.

A nuestras familias

Esta página ha sido intencionalmente dejada en blanco.

Resumen

Este proyecto presenta el estudio, diseño e implementación de sistemas de cosecha de energía a ultra baja tensión. Estos sistemas convierten tensiones del orden de decenas de mV, que no son lo suficientemente grandes como para alimentar un circuito electrónico estándar, a valores mayores y regulados, como por ejemplo: 1.2 V, 1.8 V, 3 V y 5 V. El trabajo se divide en dos partes.

La primera parte consiste en el diseño, fabricación y testeo de un sistema demostrador de cosecha de energía utilizando componentes off-the-shelf. El sistema comprende una fuente de cosecha de energía, un módulo elevador de tensión y una aplicación. En particular, la fuente de alimentación elegida es una celda Peltier [1] funcionando como TEG (en inglés *ThermoElectric Generator*). Se caracteriza experimentalmente para voltajes de entre 20 mV y 100 mV aproximadamente, y para diferencias de temperatura del orden de 3.5 °C a 16.7 °C. A partir de los resultados experimentales, se modela eléctricamente [2] con una resistencia interna de 8 Ω y relación de transformación 13.7 mV/°C. Se mide el consumo del nodo para establecer un caso de uso en que el nodo envíe mensajes con la mayor frecuencia posible, dadas las restricciones impuestas por la fuente de alimentación. Se estudia el funcionamiento del circuito integrado elevador de tensión LTC3108 analizando su hoja de datos [3] y realizando medidas experimentales con un kit de evaluación [4]. Se diseña un PCB basado en LTC3108 para esta aplicación, se fabrica y se testea. Se concluye la viabilidad del sistema de cosecha conformado por la TEG, el PCB y el nodo.

En la segunda parte se diseña un circuito integrado *Cold-Start* que implementa un elevador de tensión utilizando la tecnología XT018 que es del tipo SOI (*Silicon On Insulator*). El integrado debe ser alimentado con la TEG, con diferencias de temperatura de hasta 15 °C. Por tanto, el diseño toma en cuenta que en un rango de temperaturas de 3.5 °C y 15 °C la celda puede entregar de 20 mV a 90 mV con una carga de 6.2 Ω . Como especificación de salida se tiene un voltaje mínimo de 1.2 V cuando la entrada es 20 mV, de manera de disponer de la tensión necesaria para controlar un convertidor elevador que conmute a 100 Hz con una capacitancia de entrada $C_{boost} = 5$ pF, lo que corresponde a una potencia de salida de 0.720 nW. A partir del estudio del estado del arte se selecciona la arquitectura del circuito de *Cold-Start*, que consiste en un oscilador Meissner y un rectificador doblador de tensión. Se desarrolla un método de diseño basado en un método iterativo de cálculo de la amplitud de salida del oscilador Meissner, utilizando un modelo para el transistor válido en todos los niveles de inversión y zonas de funcionamiento (ACM) en combinación con *look-up tables* con los parámetros del transistor según

sus dimensiones. El diseño de los bloques se basa en los resultados del método y en simulaciones en Cadence. Finalmente, se realiza el *layout* y las simulaciones del circuito extraído. Se verificó mediante simulaciones de corners del circuito extraído que se cumplen las especificaciones.

Tabla de contenidos

Agradecimientos	III
Resumen	VII
1. Introducción	1
1.1. Motivación	1
1.2. Objetivos	1
1.3. Alcance	2
1.4. Estado del arte	2
1.4.1. Introducción	2
1.4.2. Estudio del estado del arte	2
1.5. Organización del documento	9
 I Circuito demostrador de cosecha de energía	 11
2. Pruebas con kit de evaluación de LTC3108	13
2.1. Introducción y objetivos	13
2.2. LTC3108	13
2.3. Kit de evaluación	14
2.4. Pruebas con el kit de evaluación	14
2.4.1. Objetivos específicos	14
2.4.2. Descripción del experimento	15
2.4.3. Resultados y conclusiones	16
 3. Generador termoeléctrico como fuente de alimentación y nodo de una red de sensores inalámbricos como dispositivo a alimentar	 21
3.1. Fuente de energía: TEG	21
3.1.1. Introducción	21
3.1.2. Caracterización de la fuente TEG y descripción del experimento	24
3.2. Aplicación: Nodo de red de sensores inalámbricos	30
3.2.1. Introducción	30
3.2.2. Especificaciones	31

Tabla de contenidos

4. Conversor DC-DC basado en LTC3108	33
4.1. Diseño de esquemático del conversor DC-DC	33
4.1.1. Circuito LTC3108	33
4.1.2. Elección de componentes externos al LTC3108	33
4.2. Diseño del layout del conversor DC-DC	37
4.3. Montaje del circuito impreso	38
4.4. Testeo del sistema	39
4.4.1. Pruebas y resultados del circuito de cosecha	39
4.4.2. Sistema demostrador de cosecha	42
 II Diseño del bloque Cold-Start del circuito integra-	 45
do cosechador de energía	
 5. Introducción	 47
5.1. Motivación	47
5.2. Descripción del sistema	47
5.2.1. Fuente de cosecha de energía	47
5.2.2. Carga: Interfaz del <i>Cold-Start</i> con el bloque conversor elevador	48
5.2.3. Cold-Start	49
 6. Diseño de bloques	 51
6.1. Introducción	51
6.2. Arquitectura	51
6.2.1. Elección de arquitectura	51
6.2.2. Oscilador Meissner	52
6.2.3. Rectificador doblador de tensión	54
6.3. Diseño Oscilador Meissner	55
6.3.1. Método de diseño	55
6.3.2. Transistores	64
6.3.3. Capacidad en el nodo de salida del oscilador	67
6.3.4. Transformador	67
6.4. Diseño Rectificador	68
6.4.1. Selección de diodos	69
6.4.2. Selección de capacitores	72
6.5. Diodos de protección	72
6.6. Pads	74
6.7. Punto de diseño	74
6.8. Layout	75
6.8.1. Introducción a la tecnología de trabajo	75
6.8.2. Diseño y consideraciones generales	75
 7. Simulaciones y análisis de resultados	 79
7.1. Introducción	79
7.2. Resultados de simulaciones y discusión	79
7.2.1. Amplitud a la salida del oscilador Meissner	80

Tabla de contenidos

7.2.2. Frecuencia a la salida del oscilador Meissner	82
7.2.3. Voltaje rectificado	82
7.2.4. Consumo	84
7.2.5. Protección	85
7.2.6. Resumen de resultados	86
7.3. Comparación de resultados con otros trabajos	86
8. Conclusiones	89
8.1. Conclusiones	89
8.2. Trabajos futuros	90
A. Método de extracción de los parámetros de transistores	93
B. Cálculo de frecuencia y condición de oscilación	95
C. Lista de Materiales (BOM)	99
D. Código del Tmote Sky	101
D.1. project_conf.h	101
D.2. harvey_receiver_sky.c	102
D.3. harvey_sender_sky.c	103
Referencias	111
Índice de tablas	111
Índice de figuras	113

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 1

Introducción

1.1. Motivación

Actualmente muchos de los dispositivos electrónicos se alimentan de baterías. Entre ellos se encuentran los dispositivos médicos vestibles y los nodos de redes de sensores inalámbricos. Es necesario que estos dispositivos que involucran un monitoreo continuo o escuchas inactivas sean de bajo consumo para prolongar la vida útil de las baterías que, al ser pequeñas cuentan con poca capacidad [5]. Estas baterías deben durar un tiempo compatible con los requerimientos de cada sistema, teniendo en cuenta cada cuanto se pueden cambiar. Las aplicaciones posibles van desde el monitoreo de pacientes (movimiento, presión arterial, ritmo cardíaco), monitoreo de condiciones ambientales (temperatura, humedad, vibración, viento, luz, pH), a las comunicaciones inalámbricas. Para prolongar la vida útil de las baterías o prescindir de ellas, en algunas aplicaciones sería posible “cosechar la energía” a partir de fuentes disponibles en el entorno. Existen múltiples fuentes de cosecha de energía. Algunas de éstas presentan grandes ventajas, en particular podrían ser las únicas disponibles dada cierta aplicación, pero la tensión que puede obtenerse es ultra-baja. Ejemplos de esto son las células fotovoltaicas que, para un ambiente interior bien iluminado extraen a 200 lx, 0.88 V y 132 μ W. Sin embargo si la luz disminuye a 50 lx la potencia se reduce a menos de 50 μ W y el voltaje a 0.3 V [6]. Por otro lado en [7] se obtienen menos de 100 mV a partir de una diferencia de pH entre un árbol y la tierra. Otro ejemplo son los generadores termoeléctricos (TEG) que entregan alrededor de 20 mV y 3 mA a $\Delta T = 3.5^\circ\text{C}$ [1].

1.2. Objetivos

Diseñar, fabricar y testear un sistema autónomo demostrador de cosecha de energía a ultra baja tensión. Además, diseñar un circuito integrado que implemente un elevador de tensión que sea capaz de arrancar con tensiones ultra bajas.

Capítulo 1. Introducción

1.3. Alcance

Se diseña, fabrica y testea un sistema autónomo para cosecha de energía a ultra baja tensión. Se selecciona una fuente de cosecha de energía y se la caracteriza. Se selecciona un caso de aplicación para mostrar la funcionalidad del sistema. Se diseña, fabrica y testea un PCB basado en componentes comerciales, tal que pueda ser alimentado de la fuente seleccionada y suministre energía a la aplicación seleccionada.

Se diseña un circuito integrado elevador de tensión con entrada compatible con la fuente de cosecha de energía seleccionada. La salida del circuito diseñado debe posibilitar el funcionamiento de otros circuitos, que potencialmente estén en el mismo integrado, que no funcionen alimentados directamente de una fuente de tensión tan baja. No está previsto fabricar el circuito integrado.

1.4. Estado del arte

1.4.1. Introducción

Los circuitos electrónicos requieren una tensión regulada estándar de 1.2 V, 1.8 V, 3.3 V o 5 V. Las fuentes de cosecha de energía que convierten otros tipos de energía (lumínica, térmica, química) en energía eléctrica, por lo general, entregan tensiones menores y no reguladas. Por lo tanto, los conversores DC-DC son un elemento fundamental en la cosecha. Existen muchos conversores DC-DC que permiten elevar la tensión, sin embargo necesitan una mínima tensión de entrada para funcionar correctamente, limitando la variedad de fuentes de cosecha que se pueden utilizar.

Esta tensión mínima necesaria para que los conversores DC-DC estándar arranquen suele ser mayor a 20 mV. Para solucionar este problema y poder ampliar la variedad de fuentes, se utiliza como primera etapa un circuito *Cold-Start*. Estos circuitos tienen baja eficiencia pero pueden arrancar con voltajes más bajos que los conversores estándar más eficientes. Por lo general, solo se utilizan para el arranque. Luego de lograr generar una tensión elevada a la salida, la tensión puede utilizarse para alimentar los bloques del elevador que requieren más tensión para poder operar. Por lo tanto, una posible solución para no perder eficiencia y ampliar la variedad de fuentes de cosecha es combinar dos bloques, un *Cold-Start* y un conversor elevador tradicional. Este último no puede funcionar solo con una fuente de 20 mV, pero si se tiene una fuente auxiliar, por ejemplo para comandar llaves, sí puede funcionar y transferir energía de la fuente a la carga alimentada a la tensión elevada.

1.4.2. Estudio del estado del arte

Como paso previo del diseño del circuito integrado que implementa el *Cold-Start* se estudia el estado del arte.

1.4. Estado del arte

A continuación se presentan las diferentes arquitecturas estudiadas. Todas utilizan como conversor principal un *Boost Converter*, cuentan con un circuito de control y un circuito *Cold-Start* para arrancar con voltajes ultra bajos, entre 11 mV y 60 mV. En algunos casos (por ejemplo en [8] y [9]) el bloque *Cold-Start* sólo se utiliza para el arranque y luego se desconecta del circuito para evitar pérdidas de energía debidas a su baja eficiencia. Todos están especialmente diseñados para cosechar energía utilizando una fuente TEG.

En la Figura 1.1a se observa la arquitectura que se utiliza en [10] para cosechar energía de una fuente TEG. El bloque principal es un conversor elevador conmutado por un inductor. Cuenta con dos llaves para la conmutación, una para el arranque (Nm_{1AB}) y otra para régimen (Nm_{1C}). Como se puede ver en la Figura 1.1b el bloque *Cold-Start* (CS) consiste de una variante del oscilador en anillo (ESRO), un *Dickson charge pump* (DCP) de tres etapas y un bloque para apagar el CS. Otros bloques que se encuentran en [10] son un circuito de control, un reloj generado por un oscilador en anillo (5-STG CSRO) y un bloque (ZCS). En ZCS se abre una llave cuando la corriente por el inductor primario del conversor elevador pasa por cero.

El funcionamiento durante el arranque consiste en lo siguiente. Primero, el oscilador en anillo y el *Dickson Charge Pump* del circuito CS elevan el voltaje de salida V_{DDCS} . El circuito de control, alimentado por V_{DDCS} , maneja la llave NM_{1AB} que a su vez permite elevar la tensión V_{DD} . El oscilador no puede manejar mucha carga. Por esta razón, se reducen las pérdidas de energía en las llaves utilizando un transistor de menor tamaño para el arranque (NM_{1AB}). Notar que la carga R_L está desconectada. En este caso se carga C_{OUT} con 100 nA. Cuando se alcanza un voltaje de 420 mV en V_{DD} , se enciende el conversor principal cortocircuitando V_{DDCS} con V_{DD} . Se conecta la carga R_L y cuando llega a estado estacionario se abre la llave M_{OFF} que apaga el ESRO para que el CS no consuma energía de la fuente TEG.

En particular, se especifica que el diseño del bloque oscilador y del DCP se realizan en simultáneo ya que la carga que agrega el DCP disminuye la amplitud a la salida del ESRO. Para poder arrancar con voltajes pequeños se aumenta la relación $L2/L1$ de las inductancias del ESRO, el valor mínimo queda dado por las pérdidas en los inductores y en el DCP. Como no se logra hallar una expresión para la amplitud de la oscilación se utiliza un método iterativo partiendo de la impedancia de entrada del DCP y un valor de voltaje V_{IN} , obteniendo la corriente que se necesita y la cantidad de etapas del DCP óptimas para valores de $L1$, $L2$ y tamaño del transistor fijos. Luego, se prueba en simulación lo mismo para distintos tamaños de transistor e inductancias hasta obtener los valores deseados. Es importante destacar que en [10] el bloque DCP utiliza transistores *cero* – V_T .

Se muestra que el prototipo fabricado en tecnología CMOS 130 nm puede arrancar con un voltaje de entrada de 11 mV y una vez iniciado el sistema operar con 7.5 mV. El sistema completo alcanza una eficiencia de 50 % a 10.5 mV y el pico de eficiencia se da en 140 mV y es del 85 %.

En [11] se utiliza una arquitectura de ESRO y DCP similar a la de la Figu-

Capítulo 1. Introducción




Figura 1.1: Arquitectura del circuito de cosecha presentado en [10]

ra 1.1b, pero además se estudia en mayor detalle el DCP.

Se hallan expresiones analíticas para los efectos que contribuyen a una caída en el voltaje a la salida del DCP al trabajar con ultra baja tensión. Particularmente, la caída de voltaje en la amplitud de la señal de reloj que entra un DCP como el de la Figura 1.1b debida a pérdidas en los capacitores parásitos, las debidas al *ripple* en los capacitores y principalmente la caída V_γ de los diodos en directo. Para el oscilador en anillo utilizan transistores cero- V_T .

Con 1 V a la salida y 17 mV a la entrada, el conversor entrega una corriente de 10 nA. En las mismas condiciones de salida y con una entrada de 23 mV el conversor entrega 1 μ A. Logra arrancar con voltajes de 14 mV en el caso típico y 32 mV en el peor de los corners.

En [8] se presenta otro circuito para cosechar energía de una fuente TEG. La arquitectura utilizada se observa en la Figura 1.2. El bloque principal es un conversor elevador de tensión basado en la conmutación de un inductor. Este bloque cuenta con un circuito de control y un circuito de arranque *Cold-Start*, formado por un oscilador Colpitts seguido de un multiplicador de 10 etapas. Este bloque *Cold-Start* permite arrancar con voltajes ultra bajos pero es ineficiente por lo que sólo se utiliza en la primer etapa de arranque.

El circuito arranca cuando se impone una tensión a la entrada del oscilador *Colpitts*. Cuando arranca a oscilar, el multiplicador carga el capacitor C_{DD} en cada ciclo de la oscilación hasta llegar a 1 V. C_{DD} se selecciona para que sea 1000 veces menor que C_{OUT} , lo que permite que el tiempo de carga del condensador se reduzca a unas decenas de ms para luego encender el conversor elevador principal. La corriente que entrega la fuente en esta etapa recorre el camino indicado como *Path 1* en la Figura 1.2. En la siguiente etapa de arranque se desconecta el bloque *Cold-Start* y se enciende el conversor elevador de tensión reutilizando el inductor del oscilador *Colpitts*, este camino es el *Path 2* de la Figura 1.2. En régimen el camino es el *Path 3* en donde solo funciona el conversor elevador principal.





Figura 1.2: Arquitectura del circuito de cosecha presentado en [8]



(a) Oscilador Colpitts

(b) Multiplicador de diez etapas

Figura 1.3: Bloques del circuito Cold-Start presentado en [8].

El oscilador Colpitts del circuito *Cold-Start* se puede observar en la Figura 1.3a. Utiliza transistores *cero* $-V_T$, un inductor de choque L_{LRC} para polarizar el transistor permitiendo tener voltajes negativos en el *gate*, un capacitor C_{BLOCK} para desacoplarse del conversor elevador y el inductor L externo (que luego utiliza como el inductor del bloque conversor elevador). Por otro lado, en la Figura 1.3b utilizan para el multiplicador de diez etapas una variante del *Dickson Charge Pump* y para los diodos utilizan transistores *cero* $-V_T$ conectados como diodos.

Se fabrica con tecnología CMOS de 65 nm y se obtiene una salida regulada de 1.1 V generada a partir de una fuente TEG con resistencia interna 2.2Ω y voltajes entre 40 mV y 200 mV. El sistema completo con el conversor elevador de tensión tiene una eficiencia del 75 % a 200 mV y de 10 % a 40 mV .

Por otro lado, en [12] se propone un circuito CS basado en dos etapas como se observa en la Figura 1.4. En [13] se presenta el mismo trabajo pero con más detalle. La primera etapa consiste en un oscilador Meissner seguido de un rectificador




Figura 1.4: Arquitectura del circuito de cosecha presentado en [12].




Figura 1.5: Primera de etapa del CS implementado en [12].

doblador de tensión y la segunda consiste en un conversor elevador compuesto por un oscilador en anillo, un circuito de control del conversor y un *Charge Pump* de 4 etapas.

El bloque del oscilador Meissner se observa en la Figura 1.5. La tensión de la fuente se amplifica en el circuito tanque entre el transformador y la capacitancia de *gate* del transistor para luego ser rectificada.

El transformador se implementa utilizando uno integrado de relación de vueltas $n = 36$. En el caso del transformador integrado existen más pérdidas que con uno externo, que deben ser compensadas para que se cumpla la condición de oscilación. Para lograrlo, se utiliza un transistor con V_T negativo (*depletion mode*).

Se fabrica con tecnología CMOS de $0.6 \mu\text{m}$ 5 V y se obtiene una salida regulada de 1.2 V generada a partir de voltajes entre 25 mV y 50 mV.

En [9] se describe un circuito de arranque *Cold-Start* ineficiente, diseñado para arrancar a una tensión de entrada de 57 mV en tan solo 135 ms, y un elevador de tensión más eficiente que cosecha energía térmica del calor del cuerpo humano utilizando una TEG. Como se observa en la Figura 1.6 la arquitectura del circuito *Cold-Start* consiste de un multiplicador de voltaje que funciona con una señal de reloj generada por un oscilador en anillo. Se implementa con un circuito muy sofisticado basado en tres circuitos de *Charge pump* cuyas llaves se comandan mu-




Figura 1.6: Arquitectura utilizada en [9] para cosechar energía

tuamente. La salida del multiplicador alimenta un generador de pulsos (SGU) que, conectado al *gate* de un transistor M_{LST} , controla el pasaje de corriente que carga el inductor del conversor elevador. El bloque SGU está formado por un detector de voltaje, un generador de *delays* que utiliza un tiristor y un bloque lógico generador de pulsos. El conversor elevador más eficiente, utiliza un oscilador en anillo basado en tiristores (TRO). Este TRO está alimentado de la salida del rectificador y conmuta la llave M_{LS2} , que tiene más capacidad de carga que M_{LS1} , aumentando la carga en el inductor. Cuando el voltaje a la salida supera determinado umbral, se conecta la carga V_{OUT} , mediante la llave $S1$, para evitar que baje el voltaje durante el arranque.

El circuito se fabrica con tecnología CMOS 0.18 μm . Logra arrancar con voltajes de entrada de 57 mV.

Por otro lado, el chip LTC3108 [3] testado en el Capítulo 2 y estudiado en el Capítulo 4 tiene una arquitectura similar a la de [12] para el circuito *Cold-Start*. Utiliza un oscilador Meissner con un transformador externo y un capacitor de desacople entre el oscilador y el rectificador. La entrada mínima es 20 mV y a la salida del chip se alcanzan los 5 V.

Análisis y conclusiones

Los circuitos para cosecha de energía con fuentes de voltaje ultra bajo revisados, cuentan con un circuito *Cold-Start* en general ineficiente, que genera la tensión suficiente para que opere un conversor elevador de tensión basado en un inductor, más eficiente. Para poder elevar la tensión ultra baja, el circuito de *Cold-Start*

Capítulo 1. Introducción

consiste, en todos los casos revisados, de un oscilador y un rectificador elevador de tensión. El oscilador se alimenta de la tensión de entrada ultra baja y genera una señal de AC de amplitud mucho mayor. Luego esta señal se rectifica obteniendo una tensión DC a la salida del orden de 1 V. En todos los casos utilizan transistores con V_T bajos o negativo. El bloque rectificador también cuenta con una etapa de elevación de tensión. Esta etapa permite obtener un voltaje de continua utilizado para arrancar un conversor elevador de tensión más eficiente, que una vez encendido, continuará funcionando en régimen. La complejidad y cantidad de bloques utilizados varía en cada caso.

En [10], [9] y [8] utilizan un circuito *Cold-Start* para arrancar que no es un bloque independiente del conversor elevador principal, sino que se comparten componentes y se habilitan o deshabilitan partes del circuito.

El método de diseño en todos los casos varía entre expresiones analíticas, simulaciones e iteraciones hasta encontrar el punto óptimo de diseño. Al mismo tiempo, el bloque rectificador impacta directamente en la amplitud de la oscilación por lo que se deben diseñar en conjunto.

En todos los casos, exceptuando [3] y [12], se debe apagar el bloque *Cold-Start* luego del arranque para poder tener más eficiencia.

En [8] utilizan un inductor externo para tener más carga y en [12] diseñan para poder utilizar un transformador integrado. La ventaja de que sea integrado es que ocupa menos lugar, pero el proceso de fabricación es mas caro y dificulta el diseño por las pérdidas en el transformador, por lo que se requieren más etapas de elevación de tensión.

Se toman en cuenta las consideraciones de [11] sobre el impacto de la caída de tensión en los diodos del rectificador para el diseño.

En la Tabla 1.1 se muestran las características más relevantes en cuanto a voltajes de entrada y salida de los trabajos considerados. En [3, 10–12] el circuito arranca con un voltaje mínimo similar al especificado en este proyecto (20 mV). En todos, excepto en [9], el voltaje de salida se adecua a las especificaciones (1.2 V).

Paper	V_{IN} (mV)	V_{OUT} (V)	Tecnología	Eficiencia
[3]	20 - 500	2.5, 3, 3.7, 4.5	No reportado	35 % @ $V_{IN} = 20$ mV
[10]	11	1.0	130 nm CMOS	50 % @ $V_{IN} = 10.5$ mV
[11]	20	1.0	130 nm CMOS	No reportado
[8]	40 - 200	1.1	65 nm CMOS	10 % @ $V_{IN} = 40$ mV
[12]	25 - 50	1.2	0.6 μ m CMOS	24 %
[9]	57	1.8	0.18 μ m CMOS	No reportado

Tabla 1.1: Características de los distintos circuitos de cosecha de energía. Aclaración: V_{IN} es el voltaje de arranque en frío, no el voltaje al que puede funcionar en régimen. La eficiencia de [10], [8], se refiere al circuito completo. La eficiencia de [12] se calcula sin carga.

1.5. Organización del documento

El presente proyecto se divide en dos partes. La Parte I consiste en el estudio, diseño e implementación de un sistema demostrador de cosecha de energía a ultra baja tensión. La Parte II consiste en el análisis y diseño de un elevador de tensión *Cold-Start*, que forma parte de un circuito integrado para cosecha de energía a ultra baja tensión.

A continuación se describen los temas principales de cada capítulo.

En el Capítulo 2 se presenta el kit de evaluación del integrado LTC3108 y se realizan pruebas experimentales con dicho kit. El LTC3108 es el componente central del sistema de cosecha a desarrollar.

En el Capítulo 3 se estudia, se caracteriza y se propone como fuente de alimentación un generador termoeléctrico. También se presenta y analiza la aplicación que consiste en un nodo de una red de sensores inalámbricos. Como resultado, se obtienen los requerimientos del circuito a desarrollar que compatibiliza la fuente con el caso de aplicación.

En el Capítulo 4 se describe el diseño del PCB que implementa dicho circuito. Se incluye el cálculo de los componentes para el diseño del esquemático y el diseño del *layout*. Se presentan los resultados de la prueba del sistema completo del circuito demostrador de cosecha.

En el Capítulo 5 se realiza una introducción a la motivación específica de la Parte II. Se presenta el sistema y el estudio del estado del arte de las diferentes arquitecturas. Se plantea el problema al nivel del sistema.

En el Capítulo 6 se presenta la elección de la arquitectura basada en un oscilador Meissner con un rectificador doblador de tensión y se analizan teóricamente los diferentes bloques. Se presenta el diseño completo del integrado por bloques, incluyendo el método de cálculo de la amplitud y el diseño de las protecciones necesarias. Por último, se diseña el *layout* de cada bloque del circuito.

En el Capítulo 7 se presentan las simulaciones y los resultados alcanzados con el circuito integrado. También se comparan los resultados con otros trabajos del estado del arte.

Finalmente, en el Capítulo 8 se presentan las conclusiones del presente trabajo.

Esta página ha sido intencionalmente dejada en blanco.

Parte I

Circuito demostrador de cosecha de energía

Capítulo 2

Pruebas con kit de evaluación de LTC3108

2.1. Introducción y objetivos

Para verificar la viabilidad y alcance del proyecto se realizan pruebas con el kit de evaluación del circuito integrado LTC3108 cuya principal aplicación es la cosecha de energía. Estas pruebas tienen tres objetivos principales. El primero es evaluar el funcionamiento del chip LTC3108 en condiciones controladas. El segundo objetivo es realizar una prueba preliminar del funcionamiento del kit de evaluación al ser alimentado por un generador termoelectrico (TEG). El tercer objetivo es determinar parámetros de funcionamiento como referencia para el diseño del circuito integrado presentado en la Parte II. En particular se quiere medir la resistencia de entrada del circuito y los voltajes en distintos pines del LTC3108.

2.2. LTC3108

El LTC3108 es un convertidor DC-DC integrado de Analog Devices [3], cuya principal aplicación es cosechar y gestionar energía de fuentes de voltajes extremadamente bajos. Puede operar con voltajes de entrada a partir de 20 mV. Cuenta con la posibilidad de seleccionar su salida V_{OUT} entre 2.35 V y 5 V. Se pueden utilizar como fuentes de alimentación, por ejemplo, TEGs (*Thermo-Electric Generator*) [1] o pequeñas celdas solares capaces de entregar 560 mV, 55 mA en el punto máximo de potencia [6].

El LTC3108 consiste principalmente de un *Cold-Start* que cuenta con un oscilador Meissner y un rectificador, más etapas de elevación de tensión y un circuito de control para manejar la salida del circuito.

El LTC3108 es apropiado para alimentar sensores inalámbricos con el objetivo de monitorear y optimizar procesos industriales, sistemas HVAC y cosecha de energía térmica. Al mismo tiempo el LTC3108 está diseñado para acumular y gestionar energía por largos períodos de tiempo, para ser utilizados para adquirir

Capítulo 2. Pruebas con kit de evaluación de LTC3108

y transmitir datos [4]. Con este convertidor DC-DC y en ciertas condiciones, se demuestra la viabilidad de alimentar un nodo de una red de sensores inalámbricos.

2.3. Kit de evaluación

Para estudiar el funcionamiento y corroborar las especificaciones del LTC3108 para los voltajes de interés para este proyecto, se utiliza el kit de evaluación 1582B, capaz de recolectar energía a ultra baja tensión optimizado para voltajes de arranque de entre 50 mV y 400 mV con carga y desde 20 mV sin carga, con un transformador de relación de espiras 1:100 [4].

En la Figura 2.1 se muestra el esquemático del kit de evaluación utilizado, el cual contiene el integrado LTC3108, un transformador, pines V_{S1} y V_{S2} para seleccionar el valor de voltaje a la salida y distintos capacitores. Los capacitores conectados al pin V_{STORE} son de almacenamiento de la energía. La placa tiene montado uno solo. Además hay capacitores conectados a cada salida (V_{OUT} , V_{OUT2} , V_{LDO}) y otros capacitores externos, necesarios para el funcionamiento del circuito conectados al secundario del transformador.




Figura 2.1: Diagrama esquemático del kit de evaluación. Fuente: Datasheet DC1582B [4].

2.4. Pruebas con el kit de evaluación

2.4.1. Objetivos específicos

El objetivo de esta actividad es verificar el funcionamiento del LTC3108, confirmando que es posible regular el voltaje de salida al valor configurado. Alimentar

2.4. Pruebas con el kit de evaluación

cargas de distintas características, relevar la resistencia de entrada del integrado y verificar que la placa funciona si se la alimenta con la celda Peltier.

2.4.2. Descripción del experimento

Se utilizaron los siguientes materiales:

- Kit de evaluación, Demo Circuit 1582B - Linear Technology.
- PC con software Waveforms.
- Osciloscopio y Generador de señales de Digilent Analog Discovery 2.
- Celda Peltier CP85438 utilizada como fuente de alimentación TEG.
- Protoboard y resistencias.

Antes de comenzar con las medidas se verificó la regulación de voltaje a la salida del Kit, alimentándolo con el generador de señales del Analog Discovery 2. No se utilizó la fuente de alimentación ya que el generador tiene una limitación de corriente menor pero suficiente para funcionar correctamente que protege al circuito de corrientes altas. Para cada una de las configuraciones de la Tabla 2.1 se corroboró que con un voltaje de entrada de alrededor de 25 mV y sin carga, el voltaje a la salida corresponde con el dado en la tabla. Para ello, uno de los canales del osciloscopio se conectó a la entrada V_{in} y el otro canal a la salida V_{out} .

VS1	VS2	V _{OUT}
GND	GND	2.35 V
VAUX	GND	3.3 V
GND	VAUX	4.1 V
VAUX	VAUX	5 V

Tabla 2.1: Regulación de voltaje a la salida mediante los pines VS1 y VS2.

Para probar alimentar el kit a partir de la celda Peltier, se armó el circuito como en la Figura 2.2. Se impuso una diferencia de temperatura entre las placas de la celda Peltier, para generar voltajes de entre 25 mV y 110 mV para alimentar el circuito de cosecha. Las curvas de corriente de salida de la hoja de datos [3] están disponibles para $V_{IN} \geq 30$ mV. En ese caso la corriente de salida es aproximadamente 10 μ A. Por tanto para $V_{IN} = 25$ mV, se conectaron resistencias de carga en un rango variado para verificar el funcionamiento. Primero, se probó con 1 k Ω y 100 k Ω pero la salida no se mantenía en el voltaje configurado. Luego, se probó con 480 k Ω y 1 M Ω de manera de tomar menos corriente a la salida. En estos casos, la salida toma el valor de tensión para el que fue configurada y los resultados se presentan en la Sección 2.4.3.

Se realizan las medidas alimentando la placa de evaluación con la fuente TEG y se repiten utilizando una tensión generada por el Analog Discovery. Luego se comparan los resultados obtenidos. Se debe tomar en cuenta que la fuente TEG

Capítulo 2. Pruebas con kit de evaluación de LTC3108

presenta variaciones en la tensión que genera debido a variaciones de temperatura y que la corriente que es capaz de entregar está más limitada que la del Analog Discovery. La fuente TEG utilizada es caracterizada en el Capítulo 3.1, donde se miden y analizan tanto la dependencia con la temperatura como la capacidad de entregar corriente.




Figura 2.2: Diagrama circuito de demostración 1582B.

Para obtener la resistencia de entrada del circuito de la placa de evaluación se coloca una resistencia en serie a la entrada del circuito y se impone un voltaje a la entrada. Luego, se mide la tensión en bornes de esta resistencia y calculando el divisor de tensión se obtiene el valor de la resistencia de entrada del circuito de la placa de evaluación.

2.4.3. Resultados y conclusiones

Son de interés las siguientes magnitudes:

- V_{OUT} : Tensión a la salida del integrado LTC3108.
- V_{C2} : Tensión en la entrada C2 del integrado LTC3108, lo que equivale a la tensión de *gate* del transistor NMOS del oscilador, observar el circuito en la Figura 2.3.
- V_{C1} : Tensión en la entrada C1 del integrado LTC3108.
- SW : Tensión en la entrada SW del LTC3108, la cual es la tensión *drain* del transistor NMOS del oscilador.
- Frecuencia de oscilación del LTC3108.
- Resistencia de entrada al kit.

2.4. Pruebas con el kit de evaluación

	V_{IN} (mV)	V_{C1pp} (V)	V_{C2pp} (V)	f (kHz)
TEG	110	5.6	13.6	20
WG	110	5.7	13.8	22
TEG	45	5.6	5.7	37
WG	43	5.5	5.6	36
TEG	26	3.6	3.5	48
WG	25	3.3	2.7	52

Tabla 2.2: Para cada tensión continua V_{IN} , se dan los valores pico a pico de V_{C1} y V_{C2} , obtenidos con resistencia de carga $R_L = 480\text{ k}\Omega$. Para todos los casos $V_{OUT} = 3.3\text{ V}$. El valor de continua de V_{C1} es siempre 0 y el de V_{C2} es tal que la señal no toma valores negativos. TEG se refiere a la celda Peltier, WG se refiere al generador de señales del *Analog Discovery*.

Para obtener la resistencia de entrada, se colocó una resistencia de $100\ \Omega$ entre la fuente de alimentación y el circuito. Se impuso un voltaje en la fuente de 990 mV . Realizando el divisor de tensión se concluyó que la resistencia de entrada es de $4.3\ \Omega$.

Utilizando los canales del osciloscopio del *Analog Discovery* se tomaron las medidas para resistencias de carga conectadas en V_{out} , de $480\text{ k}\Omega$ visto en la Tabla 2.2 y $1.02\text{ M}\Omega$ en la Tabla 2.3.

	V_{IN} (mV)	V_{C1pp} (V)	V_{C2pp} (V)	f (kHz)
TEG	86	5.5	12.3	20
WG	88	5.6	11.6	21
TEG	45	5.5	4.1	41
WG	43	5.4	5.4	37

Tabla 2.3: Para cada tensión continua V_{IN} , se dan los valores pico a pico de V_{C1} y V_{C2} , obtenidos con resistencia de carga $R_L = 1.02\text{ M}\Omega$. Para todos los casos $V_{OUT} = 3.3\text{ V}$. El valor de continua de V_{C1} es siempre 0 y el de V_{C2} es tal que la señal no toma valores negativos. TEG se refiere a la celda Peltier, WG se refiere al generador de señales del *Analog Discovery*.

Se observan las formas de onda de estas señales en la Figura 2.4. De estas también se obtuvo la frecuencia de oscilación. Estas señales corresponden a distintos puntos eléctricos del oscilador Meissner que implementa el LTC3108 como primera etapa de amplificación, como muestra la Figura 2.3. El LTC3108 tiene una entrada compuesta por dos bloques en cascada: un oscilador Meissner formado por el transformador, el condensador C2 y el transistor, y un rectificador formado por el condensador C1, los diodos y otros componentes no mostrados en el diagrama.

El relevamiento de estas señales resulta útil para evaluar la arquitectura utilizada por el LTC3108, para tomar en consideración para el diseño del circuito impreso basado en LTC3108 del Capítulo 4 y para seleccionar la arquitectura del circuito integrado a diseñar en la Parte II.

En particular, la tensión V_x de la Figura 2.3 será el parámetro más relevante en el diseño del integrado ya que cuanto mayor sea la amplitud en este punto, mayor

Capítulo 2. Pruebas con kit de evaluación de LTC3108




Figura 2.3: Parte del esquemático del LTC3108, implementación de la etapa de entrada, que incluye un oscilador Meissner seguido de un rectificador.

voltaje se obtendrá en la salida rectificada, como se verá en la Sección 6.4. Como $C2$ es un capacitor de desacople según la *datasheet* [3], la amplitud del voltaje en V_x es igual a V_{C2} . Por lo tanto, se tomaron las medidas de amplitud en el pin de entrada $C2$, ya que es más accesible en el PCB.

Para poder evaluar el funcionamiento del oscilador incluido en el LTC3108, es útil relevar las tensiones en los pines $C1$, $C2$ y SW , y la corriente entrante por el pin SW ya que es la corriente de *drain* del transistor. Sin embargo, estos pines no están cableados a test points que faciliten las mediciones, por lo que algunas medidas no se pudieron realizar.

Los voltajes en $C1$ y $C2$ se pudieron medir y los resultados obtenidos se incluyen en las Tablas 2.2 y 2.3 para una carga $R_L = 480\text{ k}\Omega$ y $R_L = 1.02\text{ M}\Omega$ respectivamente. En las Figuras 2.4a y 2.4b se pueden observar estas medidas. El voltaje V_{SW} sólo pudo medirse en el caso presentado en la gráfica de la Figura 2.4c. Por tanto no se incluyen resultados de V_{SW} en las Tablas 2.2 y 2.3.


La corriente entrante al pin SW circula por una traza muy corta como para abrirla e intercalar una resistencia serie para relevar la corriente y a la vez garantizar la integridad del circuito. Para el diseño del circuito del Capítulo 4, se prevé poder medir adecuadamente estas tensiones y esta corriente.

Existe un aumento en la frecuencia a medida que decrece el voltaje de entrada. Al tener más frecuencia se carga el capacitor de la salida a su valor en régimen a más velocidad, lo que ayuda a compensar el retardo en obtener el valor esperado a la salida cuando la tensión de entrada es pequeña.


Se observa en las Tablas 2.2 y 2.3 que el voltaje V_{C1} está limitado a 5.5 V. Aunque se aumente el voltaje de entrada la amplitud en ese punto no cambia. También se observa que la tensión está siempre por arriba de tierra.

Se concluye que el LTC3108 es adecuado para la cosecha de energía siendo alimentado por una fuente TEG y entregando una potencia de $10\text{ }\mu\text{W}$. Es un buen caso de estudio para el posterior diseño del circuito integrado. Como conclusión preliminar, se puede considerar la celda Peltier como una fuente aceptable aunque esto se analizará en la Sección 3.1. Además, para los mismos casos se testeó que el


2.4. Pruebas con el kit de evaluación



(a) Voltaje en C2 con respecto al tiempo



(b) Voltaje en C1 con respecto al tiempo



(c) Voltaje en SW con respecto al tiempo

Figura 2.4: Medidas de tensiones en puntos de interés para el caso $R = 480 \text{ k}\Omega$, $V_{in} = 43 \text{ mV}$, Wavegen.

voltaje a la salida puede subir hasta 5 V lo que da paso a otras aplicaciones.

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 3

Generador termoelectrico como fuente de alimentacion y nodo de una red de sensores inalámbricos como dispositivo a alimentar

3.1. Fuente de energía: TEG

3.1.1. Introducción

El avance de la electrónica de bajo consumo abre un mundo de posibilidades para la alimentación de dispositivos de pequeño porte. El objetivo de cosechar energía es poder utilizar la energía disponible en el ambiente para sistemas de bajo consumo autónomos e inalámbricos, como pueden ser nodos de redes de sensores inalámbricos o dispositivos médicos vestibles. El uso de este tipo de generadores permite sustituir las baterías por fuentes ilimitadas de energía sin costo. En el entorno se pueden encontrar fuentes de energía térmica (diferencias de temperatura en piel, motores, edificios, tierra, etc), mecánica (vibraciones, movimiento de personas, autos, animales), solares, entre muchas otras. En la siguiente sección se profundizará en las fuentes de energía termoelectricas.

Generadores termoelectricos - TEG

Las fuentes de energía termoelectricas, conocidos como TEG (sigla en inglés para *ThermoElectric Generator*) son dispositivos que generan energía eléctrica a partir de una diferencia de temperatura [14]. El fenómeno que explica este comportamiento es el efecto Seebeck. Las celdas Peltier (utilizadas comúnmente para refrigeración) pueden ser utilizadas como TEG si se le aplica una diferencia de temperatura entre sus caras.

Para este proyecto se eligió utilizar una celda Peltier como la que se observa en la Figura 3.1 como fuente de energía ya que presenta muchas ventajas frente a

Capítulo 3. Generador termoeléctrico como fuente de alimentación y nodo de una red de sensores inalámbricos como dispositivo a alimentar




Figura 3.1: Generador termoeléctrico. Fuente: Datasheet [1]

otras opciones: son amigables con el medio ambiente ya que no están compuestas de productos químicos por lo que son poco contaminantes, no producen contaminación sonora debido a que no poseen piezas mecánicas en movimiento, son transportables, de fácil implementación y tienen una larga vida útil.




Figura 3.2: Estructura interna de un generador termoeléctrico básico. Fuente: [14]

Las fuentes TEG están compuestas por muchas termocuplas (TCs) conectadas eléctricamente en serie y térmicamente en paralelo como se explica en [14] y se observa en la Figura 3.2. Cada una de estas termocuplas genera una diferencia de tensión proporcional a la diferencia de temperatura debido al efecto Seebeck. Al conectarlas en serie, la tensión a la salida se define en función de la diferencia de temperatura de la siguiente manera

$$V_{OUT} = \alpha \Delta T, \quad (3.1)$$

donde $\alpha = N\alpha_{AB}$ siendo α_{AB} el coeficiente de Seebeck de cada termocupla y N la cantidad de termocuplas conectadas en serie. Esta ecuación no tiene en cuenta la

3.1. Fuente de energía: TEG

resistencia eléctrica interna de la fuente TEG, es la tensión en vacío, lo que genera variaciones en el voltaje a la salida dependientes de la carga.

Por esta razón se le agrega al modelo una resistencia en serie con la fuente de tensión proporcional a la diferencia de temperatura, como se observa en la Figura 3.3. Incorporando al modelo la resistencia interna R_{int} se obtiene

$$V_{out} = \alpha \Delta T \left(\frac{R_L}{R_{int} + R_L} \right). \quad (3.2)$$

El estudio de los diferentes modelos se puede ver en [2]. Luego, al final de la Sección 3.1.2 de este Capítulo se confirma que este modelo es adecuado para este trabajo.

Si se desea profundizar más en el comportamiento de las celdas se recomienda leer [14].




Figura 3.3: Modelo del generador termoelectrico utilizado para calcular el coeficiente de Seebeck α y la resistencia interna R_{int} . Fuente: [2]

Problema

Para definir las especificaciones del circuito de prueba se debe caracterizar la celda Peltier disponible, obteniendo el voltaje y la potencia entregada a distintas cargas y diferencias de temperatura. Las curvas que muestra el fabricante en la hoja de datos [1] son para mayores diferencias de tensión de las que serán utilizadas en este proyecto. Además, define las especificaciones de la celda Peltier para ser utilizada como refrigerador, es decir, la temperatura en función de la tensión de alimentación. En la siguiente sección se plantea un experimento para obtener un modelo a partir de la resistencia interna y el coeficiente de Seebeck.

Capítulo 3. Generador termoeléctrico como fuente de alimentación y nodo de una red de sensores inalámbricos como dispositivo a alimentar

3.1.2. Caracterización de la fuente TEG y descripción del experimento

Objetivos

El objetivo de este experimento es caracterizar la celda Peltier CP85438 de CIU devices [1] obteniendo la potencia y voltaje en función de la diferencia de temperatura para generar tensiones del orden de los 20 mV a 100 mV. Para lograrlo, se utilizan dos baños de agua, uno a temperatura ambiente y otro a mayor temperatura.

Setup del experimento

En la Figura 3.4 se puede observar el *setup* del experimento, que consta de dos recipientes de aluminio (buen conductor de temperatura) con la celda Peltier posicionada entre los lados de cada uno utilizando pasta térmica para mejorar la conductividad térmica. Al colocar la celda se debe tener en cuenta su orientación, ya que en ella está definido un lado que debe estar a mayor temperatura que el otro; invertirlos generaría una tensión negativa.




Figura 3.4: Circuito final implementado para la obtención de datos

Un esquema del *setup* se encuentra en la Figura 3.5. Uno de los recipientes se llena con agua a temperatura ambiente y el otro con agua con una diferencia de 5 °C por encima de la anterior. En el recipiente con agua a mayor temperatura se coloca un termómetro compuesto por un sensor y un Arduino Uno que tomará los datos y los transmitirá a la PC. Este dispositivo y el código correspondiente para la toma de medidas de temperatura fue prestado al grupo de proyecto.

3.1. Fuente de energía: TEG

Consideraciones relativas a la temperatura

Es deseable, para lograr buenos resultados en este experimento, mantener la temperatura del agua de ambos recipientes lo más homogénea posible. Para ello se planeó colocar bombas de agua dentro de cada uno. Se implementó la idea pero no dio buenos resultados, debido a la disipación de calor de las mismas.

Como el experimento es lento, la temperatura ambiente que se considera en uno de los recipientes va cambiando. Esta variación es del orden de la diferencia de temperatura entre los baños, por lo que es importante monitorear los cambios en cada baño.

Se realizó el experimento monitoreando la temperatura del baño a temperatura ambiente cada 10 min, tiempo en que no varía apreciablemente la temperatura ambiente, ya que no se contaba con dos termómetros de precisión. Para esto, cada 10 minutos se interrumpe la toma de datos y se utiliza el termómetro compuesto del Arduino Uno y el sensor, para medir la temperatura del baño a temperatura ambiente. Luego se devuelve el termómetro al otro baño y se continúa con el experimento.




Figura 3.5: Esquema del experimento realizado. A la izquierda se ve una vista desde arriba y a la derecha una vista lateral.

Para lograr una buena caracterización de la celda Peltier, se realiza el experimento para distintos valores de carga. Esto permite tener un modelo de la celda que será útil para diseñar el circuito impreso del convertidor y el integrado.

En particular se utiliza una resistencia de entrada de 6.2Ω , similar a la del circuito de la placa de evaluación del convertidor [4], ya que el valor de la resistencia de entrada del circuito con el convertidor está dentro del mismo orden (4.3Ω). En bornes de esta resistencia se coloca el multímetro Agilent 34410A [15] que mide el voltaje y transmite los datos a la PC a través de la interfaz USB.

Capítulo 3. Generador termoeléctrico como fuente de alimentación y nodo de una red de sensores inalámbricos como dispositivo a alimentar

En Matlab se corre un programa que indica al sensor de temperatura y al multímetro que tome datos cada 15 segundos. Se almacenan los datos de voltaje, temperatura y tiempo.

Resultados y análisis

A partir de los datos obtenidos de temperatura y voltaje se realizaron los gráficos de voltaje en función de la diferencia de temperatura que se observan en las Figuras 3.6 y 3.7. La resistencia R_L de 6.2Ω se eligió como la resistencia disponible más cercana a la resistencia de entrada de 4.3Ω del circuito de la placa de evaluación del conversor, la cual se mide en el Capítulo 2. La segunda resistencia de carga se eligió de $200\text{ k}\Omega$, varios ordenes de magnitud por encima de la anterior, como un valor útil para observar otro caso y analizar cuanto varían los resultados.




Figura 3.6: Voltaje entregado por la celda Peltier en función de la diferencia de temperatura aplicada en ambos lados de la celda con una carga de $R_L = 200\text{ k}\Omega$. En color rojo se presentan los datos del primer experimento, en azul y celeste se presentan los datos de repeticiones efectuadas en distintos días. En ambos casos se muestra la aproximación de los puntos por mínimos cuadrados

Para realizar dichas curvas se tuvieron en cuenta dos factores de corrección. Por un lado, se mide el offset del multímetro Agilent 34410A y se obtiene un valor de 0.08 mV . Si bien puede considerarse despreciable se lo resta a los valores de voltaje.

Por otro lado, al realizar el experimento se observa que la variación de la temperatura ambiente genera grandes errores en las medidas. Se mitigó esta variación mediante una corrección que se realiza a partir de medidas más frecuentes de la

3.1. Fuente de energía: TEG




Figura 3.7: Voltaje entregado por la celda Peltier en función de la diferencia de temperatura aplicada en ambos lados de la celda con una carga de $R_L = 6.2\Omega$. En color rojo los datos del primer experimento y en azul del segundo experimento. En ambos casos se muestra la aproximación de los puntos por mínimos cuadrados

temperatura, según se planteó en la Sección 3.1.2.

La curva de disminución de temperatura a lo largo del tiempo del agua es una exponencial de la forma

$$T(t) = T_a + (T_0 - T_a)e^{-kt}, \quad (3.3)$$

donde T_a es la temperatura ambiente, T_0 la temperatura inicial y k una constante. Se realiza una aproximación exponencial en Matlab con los datos de la Figura 3.8 y se resta a la temperatura del baño que se encuentra a mayor temperatura.

Para hallar el valor de α se mide el voltaje V_{out} en circuito abierto para cierta diferencia de temperatura ΔT . Se observa en (3.2) que para R_L infinito, α es la pendiente de la curva.

Se hace un promedio de las pendientes de las curvas celeste y roja de la Figura 3.9 que corresponde al experimento en circuito abierto. Es preciso destacar que las curvas roja y azul se tomaron el mismo día, y la celeste en otro, con diferente temperatura ambiente. Su similitud genera que sean más confiables los valores de las curvas elegidas. Por lo tanto, se descarta la curva azul. Se obtiene el siguiente valor

$$\alpha = 13.7 \frac{\text{mV}}{^\circ\text{C}}. \quad (3.4)$$

Capítulo 3. Generador termoelectrico como fuente de alimentaci3n y nodo de una red de sensores inalámbricos como dispositivo a alimentar




Figura 3.8: Variaci3n de la temperatura del ba1o a temperatura ambiente. Los datos de la derecha corresponden al experimento con una resistencia de 200 k Ω y los de la izquierda a 6.2 Ω . Se aproximaron los datos por una exponencial.

Para hallar la resistencia interna R_{int} se resuelve la ecuaci3n (3.2) que corresponde a la malla del circuito de la Figura 3.3. La pendiente de la curva de (3.2) es

$$Pendiente = \frac{V_{out}}{\Delta T}. \quad (3.5)$$

Se puede hallar la pendiente por m3nimos cuadrados a partir de los datos del experimento realizado con $R_L = 6.2 \Omega$ que se presentan en la Figura 3.7. Luego, se calcula la resistencia interna a partir de la siguiente expresi3n

$$R_{int} = R_L \left(\frac{\alpha}{Pendiente} - 1 \right) \quad (3.6)$$

que se obtiene de (3.2) y (3.5). El valor obtenido de resistencia interna es

$$R_{int} = 8 \Omega. \quad (3.7)$$

Los datos del caso con resistencia de $R_L = 200 \text{ k}\Omega$ a la salida no se pueden usar para el c3lculo de la resistencia interna de la celda ya que la resistencia interna se vuelve despreciable frente a la carga. Sin embargo, se aprovechan para verificar el valor de α , el cual en este caso es 13.19 mV/ $^{\circ}\text{C}$, cuando en circuito abierto daba 13.7 mV/ $^{\circ}\text{C}$. Este valor es coherente con el valor de coeficiente obtenido en circuito abierto y la resistencia interna. Esto confirma que el modelo es lo suficientemente preciso como para utilizarlo de referencia.

Se calcula la potencia que puede entregar la celda como

$$P(T) = \frac{V^2(T)}{R_L}.$$

siendo V el voltaje en bornes de la resistencia R_L . En las Figuras 3.10a y 3.10b se presenta la potencia para $R_L = 200 \text{ k}\Omega$ y $R_L = 6.2 \Omega$, respectivamente. Se observa

3.1. Fuente de energía: TEG




Figura 3.9: Voltaje entregado por la celda Peltier en función de la diferencia de temperatura aplicada en ambos lados de la celda en circuito abierto. En todos los casos se muestra la aproximación de los puntos por mínimos cuadrados, los distintos colores representan diferentes instancias del experimento.

el cumplimiento del Teorema de la máxima potencia, en donde para cada punto de temperatura, la mayor potencia se da con la resistencia de valor mas cercano a la resistencia interna de la TEG.

Se observa que las curvas de voltaje en función de la diferencia de temperatura, en cada uno de los experimentos presentados en el las Figuras 3.6, 3.7 y 3.9 difieren en algunos puntos, principalmente para los valores de temperatura más altos de la curva del experimento de $R_L = 6.2\Omega$. Como la variación de temperatura ambiente es del orden del 10% de la diferencia de temperatura máxima, esto induce un error muy grande. Si bien se realizó la corrección correspondiente, los datos de temperatura ambiente son pocos, generando que un dato erróneo influya mucho en el resultado final.

También se puede observar que los datos están distribuidos generando valores de voltaje diferentes para un mismo valor de temperatura. Esto se debe a que la resolución del termómetro es de 0.7°C determinada por la incertidumbre del sensor.

Además se observa como el voltaje entregado por la celda es directamente proporcional a la diferencia de temperatura.

La fuente TEG puede funcionar como fuente de alimentación para el sistema cosechador de energía. Se cuenta con una curva realizada con un valor de carga que se aproxima a la resistencia de entrada de la placa de desarrollo del LTC3108

Capítulo 3. Generador termoeléctrico como fuente de alimentación y nodo de una red de sensores inalámbricos como dispositivo a alimentar




Figura 3.10: Potencia entregada por la celda Peltier para las distintas resistencias de carga R_L . Las curvas roja y azul fueron obtenidas el mismo día.

que se supone similar a la del circuito a diseñar con el LTC3108.

3.2. Aplicación: Nodo de red de sensores inalámbricos

3.2.1. Introducción

El sistema cosechador consiste de una TEG como fuente de energía conectada a un circuito conversor, lo que permite alimentar una carga. Como caso de aplicación se utiliza un nodo de una red de sensores inalámbricos como carga alimentada del cosechador.

Estos son sensores autónomos distribuidos en el espacio para monitorear condiciones físicas o ambientales, como temperatura, sonido, presión, etc. y para pasar sus datos a un computador donde puedan ser procesados. Esto podría ser esencial, por ejemplo, en lugares remotos o en situaciones en donde no se encuentren obvias fuentes de energía y no sea particularmente conveniente utilizar una batería la cual se deba cambiar regularmente.

La aplicación debe poder funcionar sin baterías, alimentada únicamente por la cosecha de energía de la TEG que se presentó en la Sección 3.1.1. Por lo tanto, la aplicación debe ser acorde a la energía que se puede cosechar con la TEG y la limitación para almacenar energía en condensadores a la salida del conversor.

3.2. Aplicación: Nodo de red de sensores inalámbricos

3.2.2. Especificaciones

En este proyecto se considera el nodo “Tmote Sky” basado en el microcontrolador MSP430 de Texas Instruments con frecuencia de reloj de 8 MHz, 48 KB de flash, 10 KB de RAM y con una radio CC2420 que cumple con el estándar IEEE 802.15.4 [16].

Se utilizan dos nodos “Tmote Sky”, uno como *sender*, que se debe alimentar a partir del cosechador, y uno como *receiver* conectado a un PC. El código que corre en cada uno de los nodos se incluye en el Apéndice D. El código está hecho especialmente para minimizar el consumo. Se opta por un funcionamiento donde el nodo realiza transmisiones periódicas y se encuentra en modo “dormido” el tiempo restante. El período de las transmisiones y la cantidad de paquetes que se transmite es configurable.

Las especificaciones de interés para este proyecto son el voltaje necesario para el funcionamiento, este es de 2.1 V a 3.6 V, y el consumo en las diferentes situaciones de interés presentado en la Tabla 3.1.

Pico máximo de consumo durante una transmisión	17.3 mA
Duración de pico máximo de consumo de una transmisión	4 ms
Duración máxima de una transmisión	6.36 s
Consumo promedio en de una transmisión	1.2 mA
Consumo dormido (LPM)	75 μ A

Tabla 3.1: Consumos en situaciones de interés. El pico máximo fue obtenido de la hoja de datos en [16], los demás son obtenidos experimentalmente con el código del Apéndice D.

Por tanto, el diseño del cosechador se reduce a que el cosechador soporte los picos máximos de consumo, que la energía cosechada instantáneamente alcance para suministrar el consumo cuando el nodo está dormido y que la cantidad de transmisiones diarias se ajuste a la energía que es posible almacenar.

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 4

Conversor DC-DC basado en LTC3108

En este capítulo se presenta el diseño del PCB del conversor. Se definen las especificaciones a partir de los resultados del Capítulo 3. Se diseña para un rango de voltaje de entrada de 20 mV a 100 mV los cuales pueden ser proporcionados por la fuente TEG según lo visto en la Sección 3.1. Los componentes se diseñan para alimentar el nodo de la red de sensores inalámbricos según lo visto en la Sección 3.2. Para el diseño del PCB se siguieron las recomendaciones del fabricante del LTC3108 [3]. Para diseñar el PCB y generar los *gerber* se utiliza el *software* Eagle, un programa de diseño de esquemáticos y PCBs.

4.1. Diseño de esquemático del conversor DC-DC

4.1.1. Circuito LTC3108

En la Figura 4.1 se muestra un esquemático simplificado del integrado LTC3108 con los distintos componentes externos que se deben conectar en sus entradas y salidas. Las funcionalidades de cada pin y las consideraciones para seleccionar los componentes externos, se detallan en la Sección 4.1.2. El integrado está compuesto por varios bloques, entre ellos: un oscilador Meissner, un rectificador conectado a la salida del oscilador, una referencia de tensión y un bloque de control para manejar las distintas salidas del circuito. A su vez, el oscilador está compuesto por un transformador externo conectado a un transistor NMOS interno.

El oscilador Meissner es un circuito resonante elevador de tensión, implementado con un transformador, un capacitor de acoplamiento y un interruptor MOSFET. La frecuencia de oscilación queda determinada por la inductancia del secundario del transformador, típicamente se encuentra en el orden de 10 kHz a 100 kHz.

4.1.2. Elección de componentes externos al LTC3108

Pin VOUT: Salida principal del circuito, configurable mediante los pines VS1 y VS2 en base a la Tabla 4.1. Esta es diferente a la Tabla 2.1 correspondiente al

Capítulo 4. Conversor DC-DC basado en LTC3108




Figura 4.1: Esquemático circuito demostrador de cosecha. Fuente: [3]

LTC3108, ya que el integrado disponible es el modelo LTC3108-1. La única diferencia que presenta frente al utilizado en el kit de evaluación, según la hoja de datos, es el voltaje de salida.

VS2	VS1	VOUT
GND	GND	2.5V
GND	VAUX	3V
VAUX	GND	3.7V
VAUX	VAUX	4.5V

Tabla 4.1: Regulación de Voltaje a la salida mediante los pines VS1 y VS2 para el LTC3108-1.

Pin VLDO: Salida regulada a 2.2V. Se debe conectar un capacitor cerámico de al menos 2.2µF para mayor estabilidad. La salida LDO tiene una corriente limitada a un máximo 4mA. Si este pin no se usa se debe conectar a VAUX. En este caso se decidió conectarle el capacitor.

Pin VAUX: Esta señal se encuentra a 5.25 V típico, se debe conectar un capacitor de al menos 1 μ F cuando la relación de vueltas del transformador es de 1:100.

4.1. Diseño de esquemático del conversor DC-DC

Capacitor C1: Cuando se opera con voltajes de entrada bajos y la relación de vueltas del transformador es 1:100, se recomienda utilizar un condensador de 1 nF. Un capacitor más grande puede comprometer el rendimiento del circuito. En el diseño se utilizó uno de 1 nF.

Capacitor C2: El valor típico en la mayoría de las aplicaciones es de 330 pF. Ver en la página 15 de la hoja de datos [3] que también puede conectarse en paralelo con una resistencia (en el rango de 100 k Ω a 1 M Ω) para reducir el ruido. Siguiendo las recomendaciones se utilizó uno de 330 pF.

Pin PGD: Indicador de buena potencia a la salida. Indica si el voltaje en la principal salida V_{OUT} esta dentro de los márgenes esperados de regulación.

Capacitor C_{OUT} : Para aplicaciones de carga pulsada, como en este caso, el capacitor C_{OUT} debe ser dimensionado según la ecuación

$$C_{OUT} \geq \frac{I_{LOAD} t_{pulse}}{\Delta V_{OUT}}, \quad (4.1)$$

donde I_{LOAD} se refiere al pico máximo de corriente que verá el capacitor de salida, t_{pulse} a la duración del mismo y ΔV_{OUT} la caída máxima de la salida respecto a su valor nominal.

Dicho capacitor debe soportar tensiones en todo el rango de tensiones de salida seleccionables.

Cálculo de C_{OUT} :

De los datos del nodo de la red de sensores inalámbricos presentados en la Sección 3.2, se tiene que el pico máximo de consumo es de 17.3 mA con una duración de 4 ms, lo que corresponde a enviar un paquete. Para el diseño del hardware se considera la posibilidad de que en una transmisión se puedan enviar tres paquetes (ya sea retransmisiones o más datos). Esto implica dimensionar C_{OUT} para 17.3 mA y el triple de tiempo, esto es 12 ms. Como elección de diseño se permite que el voltaje de salida caiga como máximo un 10 % del valor nominal (3 V) por lo que en (4.1) se utiliza $\Delta V_{OUT} = 0.3$ V. Con estos datos y de acuerdo a (4.1), se obtiene $C_{OUT} \geq 693$ μ F.

Adicionalmente, se debe garantizar que la caída en la resistencia serie equivalente (ESR) del capacitor C_{OUT} sea menor a 0.3 V de manera que la tensión V_{OUT} no caiga más de un 10 %. Esto se debe cumplir en todo el rango que varía la corriente entregada a la carga. El peor caso es cuando la corriente es máxima, es decir cuando $I_{LOAD} = 17.3$ mA. Se calcula la caída en la ESR como

$$V_{ESR} = ESR \times I_{LOAD}. \quad (4.2)$$

Se dispone de capacitores de tantalio de 470 μ F con un ESR bajo, ESR = 50 m Ω . Para cumplir con la primera restricción de capacitancia se necesitan dos

Capítulo 4. Conversor DC-DC basado en LTC3108

de estos, para este caso $ESR=25\text{ m}\Omega$, con lo que se obtiene $V_{ESR} = 0.43\text{ mV}$, la cual es menor a 0.3 V , verificando la condición.

Además se calculó el tiempo que el capacitor puede mantener el voltaje, con la caída máxima permitida $\Delta V_{OUT} = 0.3\text{ V}$,

$$\Delta t = \frac{C_{OUT}\Delta V_{OUT}}{I_{LOAD}}, \quad (4.3)$$

siendo $C_{OUT} = 940\text{ }\mu\text{F}$, $I_{LOAD} = 17.3\text{ mA}$. De esta manera se obtiene $\Delta t = 16.3\text{ ms}$ lo que es mayor al límite de 12 ms que dura I_{LOAD} . Por lo tanto, se concluye que C_{OUT} es adecuado.

Pin VSTORE: Se debe conectar a un capacitor grande (C_{STORE}) para alimentar el circuito en caso que se pierda la alimentación o esta no sea suficiente para proporcionar la corriente exigida por las salidas V_{OUT} , V_{OUT2} y V_{LDO} . El capacitor comenzará a cargarse una vez que V_{OUT} haya alcanzado el voltaje regulado y se podrá cargar hasta V_{AUX} como máximo. Si no se usa, se deja el pin abierto o conectado a $VAUX$. En este caso se conecta un capacitor, según se explica a continuación.

Capacitor C_{STORE} : Capacitor que se conecta al pin $VSTORE$. Para dimensionarlo, se utiliza la siguiente ecuación tomada de la hoja de datos [3]:

$$C_{STORE} \geq \frac{[6\mu\text{A} + I_Q + I_{LDO} + (I_{BURST} \times t \times f)] \times T_{STORE}}{5.25\text{ V} - V_{OUT}}, \quad (4.4)$$

siendo I_{BURST} la corriente pulsada que debe ser capaz de entregar C_{STORE} , I_Q la corriente media entregada en V_{OUT} entre los pulsos de I_{BURST} , I_{LDO} la corriente de carga en LDO, t la duración del pulso de corriente, f la frecuencia con que ocurren los pulsos de corriente I_{BURST} y T_{STORE} el tiempo de descarga de C_{STORE} .

Cálculo de C_{STORE} :

I_Q corresponde al consumo entre las transmisiones periódicas, es decir que $I_Q = 75\text{ }\mu\text{A}$. I_{LDO} se supondrá despreciable ya que no se conecta ninguna carga en V_{LDO} . I_{BURST} y t corresponden al consumo promedio durante la transmisión y el tiempo en que se considera ese promedio, respectivamente, resultando en $I_{BURST} = 1.2\text{ mA}$ y $t = 6\text{ s}$ (ver Tabla 3.1 del Capítulo anterior). En este caso las transmisiones son cada 10 min lo que corresponde a $f = 1.66\text{ mHz}$.

Considerando el capacitor disponible de 470 mF y utilizando (4.4), se despeja T_{STORE} y se calcula el tiempo en el que el capacitor se descargaría sin fuente de alimentación. Se obtiene $T_{STORE} = 11\,370\text{ s}$ lo que equivale a 3 h y 9 min aproximadamente.

Para seleccionar el transformador, se tiene en cuenta que para voltajes de entrada muy bajos como 20 mV se recomienda una relación de vueltas de $1:100$. En particular, de los recomendados en la hoja de datos, para el diseño se elige el transformador 74488540070 de *Würth Elektronik*.

4.2. Diseño del layout del conversor DC-DC

Siguiendo las recomendaciones antes mencionadas de la hoja de datos del circuito LTC3108 y realizando los cálculos para los capacitores C_{OUT} y C_{STORE} se dimensionaron los componentes del circuito a implementar como se indica en la Tabla 4.2.

Relación vueltas transformador	1:100
C1	1 nF
C2	330 pF
C_{AUX}	1 μ F
C_{STORE}	470 mF
C_{VLDO}	2.2 μ F
C_{OUT}	470 μ F//470 μ F
C_{IN}	220 μ F
LTC3108 – 1	-

Tabla 4.2: Valores de los diferentes componentes del circuito, compatibles con voltajes de salida de 3 V y 4.5 V.

4.2. Diseño del layout del conversor DC-DC

Se comienza con el esquemático de la Figura 4.2 donde se conectan todos los componentes mencionados y calculados en la Sección 4.1.1. También se agregan pines para poder conectar la entrada V_{IN} , tierra y medir las salidas V_{OUT} , V_{OUT2} . Además se agrega un pin en V_{S2} y otro en V_{AUX} para poder configurar la salida V_{OUT} . Observar que VS1 está cortocircuitado a VAUX lo que implica que conectando VS2 a VAUX o GND se obtiene a la salida 4.5 V o 3 V, respectivamente.

A continuación se diseña el PCB con ayuda de la función *autorouter* de EAGLE, utilizando los *footprints* obtenidos en la página del distribuidor de los componentes. Teniendo en cuenta las medidas realizadas con el kit de evaluación presentadas en el Capítulo 2 y los criterios usuales de diseño de PCBs, se toman las siguientes consideraciones de diseño:

- Las conexiones a VIN, SW (del LTC3108) y GND deben ser diseñadas para minimizar las caídas de voltaje y para soportar la corriente máxima que el LTC3018 es capaz de conducir.
- Se busca minimizar el área de la PCB.
- Se agregan agujeros para tornillos para una cómoda manipulación para probar el prototipo.
- Se agregan *thermal relief pads* para facilitar la soldadura.
- Se ubican pines en señales de interés (V_{OUT} , V_{OUT2} , V_{IN}) para poder medirlas en las pruebas futuras.

Capítulo 4. Conversor DC-DC basado en LTC3108

- Se agrega un *jumper* entre el transformador y la salida SW del integrado para poder medir la corriente. Además se posiciona una resistencia en paralelo al jumper para cortocircuitarlo una vez que se terminen las pruebas.
- Todos los componentes serán montados en la capa superior de la placa. Los smd se soldarán en esta capa y los *through hole* en la inferior.
- Se da la posibilidad de obtener un voltaje a la salida de 3 V o 4.5 V manipulando las salidas V_{S1} y V_{S2} del LTC3108. Esto se logra con un pin en VS2 que permita conectarlo a GND o a otro pin en VAUX.

Para la fabricación del PCB se enviaron los archivos Gerber del diseño a *PCB-Way* [17]. El diseño final de la placa se presenta en la Figura 4.3 correspondiente al esquemático que se presenta en la Figura 4.2.




Figura 4.2: Esquemático del PCB en Eagle

4.3. Montaje del circuito impreso

Una vez arribada la placa que se envió a fabricar se procedió a realizar la soldadura de los componentes. Cabe mencionar que se debió realizar una modificación en el circuito, debido a que el *footprint* del transformador tiene los pines mal asignados. Se resolvió cortando pistas mal conectadas del circuito y luego realizando las conexiones correspondientes con cables por encima de la placa. Luego

4.4. Testeo del sistema




Figura 4.3: Diseño final del PCB, estas figuras no son las que se enviaron a fabricar, presentan un pequeño cambio que corrige un error en las conexiones del transformador el cual se menciona en 4.3

de corregido el error se realizó una prueba de funcionamiento general del circuito, concluyendo que funciona correctamente.

En la Figura 4.4a se presenta la placa recibida y en la Figura 4.4b la placa con los componentes montados y la modificación en las conexiones al transformador.

4.4. Testeo del sistema

En esta sección se describen todos los test realizados para corroborar el funcionamiento del circuito. Mediante el osciloscopio y generador de señales *Digilent Analog Discovery 2* se verifica el voltaje obtenido a la salida, que puede ser 3 V o 4.5 V dependiendo de la configuración en los pines VS1 y VS2. También se miden los voltajes en los capacitores C1 y C2. Por otro lado, se realizan las mismas pruebas que con la placa de desarrollo, mencionadas en el Capítulo 2, con el fin de comparar ambos circuitos. Finalmente, se prueba el circuito con el nodo de una red de sensores inalámbricos Tmote Sky introducido en la Sección 3.2.

4.4.1. Pruebas y resultados del circuito de cosecha

Al igual que en el Capítulo 2 primero se verifica la regulación de voltaje a la salida. En este caso las opciones disponibles según el diseño son 3 V y 4.5 V.

En las Tablas 4.3 y 4.4 se presentan las mismas medidas que se realizaron en la Sección 2.4.3 pero con el circuito fabricado y únicamente alimentado con la fuente

Capítulo 4. Conversor DC-DC basado en LTC3108




Figura 4.4: En (a) se presenta el PCB fabricado y en (b) con los componentes soldados y el arreglo de las conexiones del transformador.

TEG. Los valores de la Tabla 4.3 fueron medidos con una carga de $480\text{ k}\Omega$ y los de la Tabla 4.4 con una carga de $1.02\text{ M}\Omega$. Como se mencionó en el Sección 4.1.2 para realizar el PCB se cuenta con otro modelo del chip, el LTC3108-1 cuya única diferencia es que tiene distintos valores seleccionables de tensión de salida. Por lo tanto no se hace una comparación detallada de los resultados de las medidas del circuito fabricado y del kit de evaluación, ya que no se espera que coincidan. En la Figura 4.5 se presenta el caso de la Tabla 4.3 para $V_{IN} = 43\text{ mV}$.

V_{IN} (mV)	V_{C1pp} (V)	V_{C2pp} (V)	f (kHz)
110	3.3	15.0	18.6
43	3.1	4.8	26.6
26	3.08	3.6	39.4

Tabla 4.3: Valores obtenidos con resistencia de carga igual a $480\text{ k}\Omega$ y con la fuente TEG de entrada. $V_{OUT} = 3\text{ V}$ para todos los casos.

V_{IN} (mV)	V_{C1pp} (V)	V_{C2pp} (V)	f (kHz)
100	3.17	14.6	18.4
43	3.12	7.3	26.6

Tabla 4.4: Valores obtenidos con resistencia de carga igual a $1.02\text{ M}\Omega$ y con la fuente TEG de entrada. $V_{OUT} = 3\text{ V}$ para todos los casos.

4.4. Testeo del sistema




Figura 4.5: Medidas de tensiones en puntos de interés para el caso $R = 480 \text{ k}\Omega$, $V_{in} = 43 \text{ mV}$, Wavegen

En la Tabla 4.5 se observan los valores medidos en vacío. También se midió la corriente I_{SW} por el pin SW. Sin embargo, debido a los valores pequeños de la corriente no se obtuvieron señales limpias de ruido para graficar, por lo que sólo se presenta un promedio de los datos.

Se realizan pruebas para identificar el valor mínimo de voltaje de entrada con diferentes resistencias de carga. Se toma como criterio que el valor mínimo de voltaje corresponde al que genera que la salida del LTC3108 disminuya apreciablemente respecto a su valor nominal. Se presenta la Tabla 4.6 con los resultados. El menor voltaje a la entrada se consigue en circuito abierto, su valor es de 17 mV .

Capítulo 4. Conversor DC-DC basado en LTC3108

V_{IN} (mV)	V_{C1pp} (V)	V_{C2pp} (V)	f (kHz)	I_{SW} (mA)
100	3.35	14.6	18.3	7.5
50	3.11	6.3	23.25	2
20	3.07	3.2	41.9	0.020

Tabla 4.5: Valores obtenidos en vacío (resistencia infinita). $V_{OUT} = 3$ V para todos los casos.

R	$V_{in_{min}}$ (mV)
∞	17
8 M Ω	19
1.02 M Ω	20
480 k Ω	22
150 k Ω	30

Tabla 4.6: Mínimo voltaje posible a la entrada para diferentes resistencias. Para obtener el valor se toma como criterio que el voltaje a la salida del LTC3108 no debe disminuir respecto al valor nominal, esto es $V_{OUT} = 3$ V.

4.4.2. Sistema demostrador de cosecha

El sistema consiste de la fuente TEG como fuente de alimentación, el PCB fabricado y del nodo actuando como *sender*. Se utiliza un segundo nodo conectado a una computadora que actúa como *receiver* e imprime en la consola de la computadora los mensajes recibidos. Los respectivos códigos se encuentran en el Apéndice D. En la Figura 4.6 se presenta el modelo del sistema.

Para probar el funcionamiento del nodo en combinación con el circuito fabricado, se utiliza el *Wave Generator* de un *Analog Discovery 2* como fuente de alimentación del circuito, debido a la dificultad de mantener durante un tiempo prologado una diferencia de temperatura constante entre las placas de la celda Peltier.

En la Figura 4.7 se observan las pruebas mostrando el voltaje en el capacitor C_{STORE} . Se observa como en cada transmisión el voltaje disminuye. Luego, entre transmisiones el capacitor C_{STORE} vuelve a cargarse para así poder continuar de forma autónoma.

También se probó el sistema cosechador completo, esto es con la celda Peltier como única fuente de alimentación, y se comprobó que funciona correctamente al recibir un mensaje en la computadora.

Como otro ejemplo de funcionamiento del sistema de cosecha de energía, se probó alimentar una baliza *Bluetooth*, utilizando una *development board* “Raytac” con el programa “WeCartor” [18]. El dispositivo “WeCartor” permite monitorear las curvas de electrocardiograma y balistocardiograma del usuario en tiempo real. El programa inicialmente realiza continuamente el *advertising Bluetooth* y permanece en ese modo si no se realizan otras acciones. En esa situación, se observó como el capacitor C_{STORE} mantiene su carga por 1 h. Se sabe que el programa está corriendo ya que aparece el dispositivo “WeCartor” en la lista de dispositivos

4.4. Testeo del sistema





Figura 4.6: Sistema demostrador de cosecha

Bluetooth disponibles desde un celular.

Capítulo 4. Conversor DC-DC basado en LTC3108



(a)

```
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 0
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 1
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 2
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 3
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 4
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 5
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 6
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 7
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 8
- Direccion de envio: fe80::212:7400:d26:2739
- Contenido: 9
- Direccion de envio: fe80::212:7400:d26:2739
```

(b)

Figura 4.7: En (a) se observa la carga del capacitor C_{STORE} , esta decrece con cada transmisión. En (b) se observan los mensajes recibidos en el segundo nodo.

Parte II

Diseño del bloque Cold-Start del
circuito integrado cosechador de energía

Capítulo 5

Introducción

5.1. Motivación

En la Parte I se utiliza el integrado LTC3108 como circuito elevador de tensión para desarrollar un sistema demostrador de cosecha de energía. En esta Parte II se toman en cuenta los resultados obtenidos en la Parte I y se diseña un circuito *Cold-Start*. Se profundiza en la selección de la arquitectura a partir del estudio del estado del arte visto en la Sección 1.4.2, el diseño en el Capítulo 6, las simulaciones de los bloques y del sistema completo en el Capítulo 7 y por último las conclusiones en el Capítulo 8.

5.2. Descripción del sistema

Como se observa en la Figura 5.1 el sistema está compuesto por un circuito *Cold-Start*, un conversor elevador que alimenta la carga directamente y una fuente de alimentación (TEG) que proporciona energía a estos dos bloques en paralelo.

En verde se observa la fuente TEG que se describe en la Sección 5.2.1 de este capítulo, en violeta el conversor elevador como se verá en la Sección 5.2.2 y en rojo el circuito *Cold-Start* que se diseña en esta Parte II y se describen las especificaciones en la Sección 5.2.3.

5.2.1. Fuente de cosecha de energía

La fuente de alimentación a utilizar es la Celda Peltier [1] caracterizada experimentalmente en el Capítulo 3. Se determinó que para una diferencia de temperatura del orden de 3.5°C a 16.7°C es capaz de entregar entre 20 mV y 100 mV aproximadamente. Del modelo eléctrico se tiene que la resistencia interna es de $8\ \Omega$ y la relación de transformación entre el voltaje y la diferencia de temperatura es $13.7\ \text{mV}/^{\circ}\text{C}$.




Figura 5.1: Diagrama de bloques del sistema de cosecha de energía.

5.2.2. Carga: Interfaz del *Cold-Start* con el bloque conversor elevador

El bloque violeta de la Figura 5.1 consiste de un conversor elevador de tensión con un circuito de control.

Para comprender la interfaz del *Cold-Start* con el conversor elevador, se presenta la Figura 5.2.




Figura 5.2: Sistema completo de cosecha de energía.

En celeste se recuadra el conversor elevador, que para fijar ideas se considera la versión más simple basado en la conmutación de un inductor. En violeta, se recuadra el circuito de control que se ocupa del sincronismo. Cuando este conmuta, el circuito *Cold-Start* entrega la corriente necesaria para hacer conmutar el transistor del conversor elevador. El *gate* del transistor M del conversor elevador es conmutado por las llaves SW1 y SW2 que al cerrar y abrir, conectan y desconectan la tensión a la salida del bloque *Cold-Start*. Para el diseño del integrado se tiene en cuenta la frecuencia de conmutación de SW1 y SW2, y la capacitancia de entrada del transistor del conversor elevador que corresponde a la capacitancia C_{boost} en la Figura 5.2. El valor de C_{boost} se elige arbitrariamente, teniendo en cuenta la

5.2. Descripción del sistema

tecnología a utilizar se modela el transistor a conmutar como una capacidad de carga equivalente a 5 pF. Por otro lado, todas las simulaciones y el diseño se hacen para una frecuencia de 100 Hz a menos que se indique lo contrario. La potencia entregada a la carga dada por la ecuación $P_{OUT} = fC_{boost}V_{rect}^2$ es 0.720 nW cuando el voltaje en la salida rectificada es 1.2 V.

5.2.3. Cold-Start

El bloque rojo de la Figura 5.1 corresponde al circuito de *Cold-Start* de ultra baja tensión. Este bloque es el que se diseña en la Parte II. Debe conmutar la llave del conversor elevador consumiendo lo mínimo necesario, siendo alimentado por la fuente TEG caracterizada en la Parte I. A continuación se detallan las especificaciones.

Especificaciones

- El circuito debe ser capaz de elevar tensiones dentro de un rango de entrada de 20 mV a 50 mV para obtener una tensión mínima a la salida de 1.2 V.
- El consumo del circuito debe ser despreciable frente a la corriente entregada por la fuente TEG caracterizada en el Capítulo 3.
- El voltaje a la salida del circuito debe presentar un *ripple* menor al 10 %.
- Debe manejar una carga que se modela como el bloque “Modelo de llaves de control” de la Figura 5.2, donde $C_{boost} = 5$ pF y la frecuencia de conmutación de las llaves es menor igual 100 Hz.

Si bien no se establece un requisito de eficiencia energética para el diseño del circuito, se presentan los resultados de eficiencia como parámetro de desempeño.

Esta página ha sido intencionalmente dejada en blanco.

Capítulo 6

Diseño de bloques

6.1. Introducción

En este capítulo se describe la elección de arquitectura y el diseño de los bloques del circuito de arranque que se observa en la Figura 6.1. Primero se explica el método propuesto para diseñar el oscilador Meissner y los resultados obtenidos. Luego, se presenta el diseño del rectificador doblador de tensión. El diseño del circuito se basa en la arquitectura seleccionada y en las especificaciones de la Sección 5.2.3. La tecnología utilizada es la XT018 del tipo “*Silicon On Insulator*” (SOI).




Figura 6.1: Diagrama de bloques circuito completo con los bloques oscilador y rectificador.

6.2. Arquitectura

6.2.1. Elección de arquitectura

La arquitectura seleccionada es la propuesta en [12] y la tecnología en la que se implementa es XT018. En este proyecto se diseña únicamente el circuito de *Cold-Start* mostrado en la Figura 6.2. El circuito está compuesto por un oscilador Meissner y un rectificador doblador de tensión. Se utiliza un transformador externo ya que la tecnología utilizada no presenta transformadores integrados. Sin embargo,

Capítulo 6. Diseño de bloques

sí cuenta con transistores con V_t negativo. Como ventaja, el transformador externo genera señales de mayor amplitud en el oscilador que el integrado, por tener mayor relación de vueltas. Esto implica que no se necesiten más etapas de elevación de tensión.

Esta arquitectura es seleccionada por las siguientes razones. La arquitectura ofrece simplicidad en relación a las demás estudiadas, es decir, se utilizan bloques conocidos y bien definidos. En particular para el oscilador se utiliza una variante de Meissner igual a la que se implementa en el chip comercial LTC3108 que se utiliza para el circuito demostrador de la Parte I. Las simulaciones y las medidas experimentales del circuito demostrador, presentadas en el Capítulo 4, contribuyen a profundizar en el entendimiento del funcionamiento del circuito, previo al diseño del circuito integrado. Adicionalmente, todos los componentes necesarios para realizar esta arquitectura (incluyendo transistores de V_T negativo) están disponibles en la tecnología utilizada.

El circuito presentado en [10] se descarta debido a que se implementa con 4 inductores integrados que ocupan mucha área. Por la misma razón, se descarta [11] ya que utilizan la misma arquitectura. En [8] se utiliza un circuito *Colpitts* que arranca con voltaje de entrada de 40 mV, lo que es mayor a la especificación que se propone en la Sección 5.2.3. El circuito de [9] también se descarta, principalmente por la complejidad de los bloques SGU y el multiplicador de voltaje. Adicionalmente, el mínimo voltaje de entrada que permite el correcto funcionamiento del circuito es mayor al de las especificaciones.




Figura 6.2: Esquemático de circuito a diseñar.

6.2.2. Oscilador Meissner

La arquitectura de un oscilador Meissner consta de un transformador, un transistor y capacitores (parásitos o agregados) como muestra la Figura 6.3.

En todo oscilador hay un amplificador que posibilita la condición de oscilación, un resonador que fija la frecuencia de oscilación y un limitador que define la am-




Figura 6.3: Oscilador Meissner. Fuente: [13]

plitud de oscilación.

En el caso del oscilador Meissner descrito en [12], el amplificador es el conjunto del transformador y el transistor. El resonador es el circuito tanque formado por la capacitancia en el *gate* del transistor y la bobina del secundario del transformador. Por último, el limitador es el transistor.

En la Figura 6.4 se muestra el modelo en pequeña señal del oscilador Meissner mediante el cual se obtiene la frecuencia y condición de oscilación. Para el caso que $g_{ds} \simeq 0$ y $C_d \simeq 0$ son las siguientes

$$\omega_{res} = \frac{1}{\sqrt{L_s C_g}}, \quad (6.1)$$

$$LG|_{\omega_{res}} = \frac{g_m M}{R_s C_g} > 1. \quad (6.2)$$

donde LG es la ganancia en lazo abierto.




Figura 6.4: Modelo pequeña señal Oscilador Meissner. Fuente [13]

En el Apéndice B se presenta el desarrollo para la obtención de las ecuaciones (6.1) y (6.2), y se definen todos los componentes mostrados en la Figura 6.4.

Capítulo 6. Diseño de bloques

Se compara esta configuración del oscilador Meissner con la del circuito integrado LTC3108 [3]. Como se observa en la Figura 6.5, las diferencias son una resistencia en el *gate* del transistor, un capacitor entre el secundario del transformador y dicha resistencia, y la conexión a tierra del secundario. Se realizó el cálculo de la condición y frecuencia de oscilación para cada caso y se determinó que si se cumple la condición $(1 + R_g C_g s) \ll R_g C_2 s$, siendo C_g la capacitancia parásita en el *gate* del transistor, los resultados son iguales.

No se observa una ventaja teórica en el uso del oscilador Meissner del LTC3108. En [12] se compara la amplitud de oscilación obtenida experimentalmente en el caso del LTC3108 y en el caso de su circuito. Se concluye que la amplitud es mayor en el caso de [12], lo que constituye una ventaja.

Por estas razones se decide implementar el oscilador de [12].




Figura 6.5: Modelos Meissner considerados: a la izquierda Meissner de [12], a la derecha Meissner de [3]

6.2.3. Rectificador doblador de tensión

La arquitectura utilizada se muestra en la Figura 6.6.

La configuración funciona como un duplicador de tensión permitiendo obtener una tensión mayor a la salida que con un rectificador simple de un diodo y un capacitor.




Figura 6.6: Arquitectura de rectificador

6.3. Diseño Oscilador Meissner




Figura 6.7: En (a) se presenta una simulación en LTSpice para análisis cualitativo del comportamiento del circuito rectificador para el transitorio de arranque. Se marcan con línea punteadas las zonas en las que los diodos D1 y D2 están conduciendo. En (b) y (c) se observan las situaciones de conducción de los diodos. En rojo se muestra el camino de la corriente.

El funcionamiento del bloque rectificador se describe a continuación: suponiendo que el ciclo comienza positivo, D1 empieza conduciendo como se observa en la curva azul de corriente de la Figura 6.7a, mientras que la corriente carga a C2. Cuando se carga el condensador C2 y baja el voltaje de entrada, D1 se corta. El circuito continúa con ambos diodos apagados y el capacitor C2 cargado hasta que comienza el semi-ciclo negativo de V_{in} donde ocurre la situación análoga, como se observa en la curva verde.

La duplicación del voltaje ocurre gracias a los dos capacitores. En la situación de la Figura 6.7b, mientras D2 conduce, C1 se carga a una tensión de $V_P - V_\gamma$ siendo V_γ la tensión de umbral de los diodos. Cuando ocurre la situación representada en 6.7c la tensión a la salida será la suma entre el voltaje de entrada, la tensión de umbral de D1 y la carga actual en C1, es decir $V_{OUT} = 2V_P - 2V_\gamma$. Se debe tener en cuenta para la elección de los diodos que si el V_γ es demasiado grande con respecto a V_P el voltaje a la salida puede no ser suficiente.

6.3. Diseño Oscilador Meissner

6.3.1. Método de diseño

En la Figura 6.8 se presenta el circuito a diseñar. Consiste de un transformador de relación de vueltas $1 : N$, un transistor y dos capacitancias parásitas o agregadas.




Figura 6.8: Oscilador Meissner. Fuente: [13]

Cálculo de la amplitud

En esta sección se presenta el método utilizado para calcular la amplitud de salida del oscilador Meissner. Éste se basó en [19] donde se desarrolla un método para el cálculo de la amplitud de oscilación de un oscilador *Cross-Coupled*. La principal diferencia con este trabajo es que la topología es distinta, en particular no tiene un transformador. Además, el método es válido sólo en inversión fuerte y en zona lineal del transistor. Es importante modelar la amplitud para todas las zonas de inversión del transistor ya que el valor de V_{gs} toma valores pequeños y grandes, lo que implica que pasa por todas las regiones de inversión.

Se utilizó el modelo ACM [20] para contemplar que el transistor opere en todas las zonas de inversión (fuerte, débil y moderada) y de trabajo del transistor (lineal y saturación). Las limitaciones del modelo se plantean al final de esta sección.

Se desarrolló un proceso iterativo convergente, con la amplitud de oscilación en el *gate* del transistor (v_g) como semilla. Las entradas son los parámetros del transistor, los capacitores (C_g y C_d) y los parámetros del transformador.

A continuación se presentan los cálculos para obtener el punto de funcionamiento del circuito, frecuencia y amplitud de oscilación, a partir de la semilla.

Se aproximan los voltajes de *gate* y *drain* del transistor, por una serie de Fourier de primer orden, despreciando el término del seno por ser funciones simétricas

$$v_G = V_G + v_g \cos(\omega t), \quad (6.3)$$

$$v_D = V_D - v_d \cos(\omega t). \quad (6.4)$$

Se cumple que

$$v_g = v_d N, \quad (6.5)$$

en donde N refiere a la relación de vueltas del transformador y se suponen despreciables las resistencias internas del transformador. Se supone que el voltaje de continua es igual al voltaje de entrada,

$$V_G = V_D = V_{IN}. \quad (6.6)$$

6.3. Diseño Oscilador Meissner

Por otro lado, se calcula la impedancia vista Z desde el *drain* del transistor, señalada en la Figura 6.9a, a partir del circuito de pequeña señal que se muestra en 6.9b obteniendo

$$Z = \frac{-sM^2 + (R_p + L_p s)(L_s + R_s + \frac{1}{C_g})}{-C_d s^3 M^2 + (C_d s(R_p + L_p s) + 1)(L_s + R_p + \frac{1}{C_g s})} // \frac{1}{g_{ds}}. \quad (6.7)$$




Figura 6.9: Circuito utilizado para el cálculo de la impedancia vista desde el *drain* del transistor del oscilador Meissner.

La expresión (6.7) tiene en cuenta la conductancia g_{ds} y la capacitancia de *gate* del transistor C_g , la capacitancia en el *drain* C_d y el modelo de pequeña señal del transformador (L_P , L_S , R_P , R_S y M). Como el transformador es un componente externo se consideran los componentes parásitos de la interconexión con el exterior del circuito integrado, como se puede observar en la Figura 6.10. C_g y C_d modelan la capacitancia total en los respectivos nodos, en particular las de los *pads*.

Los cálculos se hacen a la frecuencia de oscilación y por tanto se desprecia la parte imaginaria de la Z vista.

Como se realiza en [19], con los valores de Z y el primer armónico de la corriente por el transistor, aplicando Ley de Ohm se puede obtener la amplitud de la oscilación en el *drain* del transistor

$$v_d = -i_d Z, \quad (6.8)$$

$$v_g = Z i_d N, \quad (6.9)$$

siendo i_d la corriente por el *drain* del transistor.


Se obtienen las corrientes de *forward* i_F y *reverse* i_R a partir de los coeficientes de inversión i_f e i_r [20].

$$i_{f(r)} = q_{s(d)}(q_{s(d)} + 2), \quad (6.10)$$

$$I_S = \frac{1}{2} n S \mu C'_{ox} U_T^2, \quad (6.11)$$

$$i_{F(R)} = i_{f(r)} I_S, \quad (6.12)$$

$$i_D = i_F - i_R, \quad (6.13)$$



La densidad de carga de inversión se obtiene resolviendo la ecuación implícita

$$\frac{v_P - v_{S(D)}}{U_T} = \mathcal{F}(q_{s(d)}) = q_{s(d)} - 1 + \ln q_{s(d)} \quad (6.14)$$
$$v_P = \frac{v_G - V_T}{n}, \quad (6.15)$$

Por lo tanto, obteniendo q de la *look-up table*, y luego los coeficientes de inversión de (6.10), se calcula i_D de la ecuación (6.13).

Con las ecuaciones (6.16) y (6.17), para $n = 1$, se calculan los coeficientes de Fourier del primer armónico de la corriente de *drain*

$$b_n = \frac{\omega}{\pi} \int_0^{2\pi/\omega} i_D \sin(n\omega t). \quad (6.17)$$

6.3. Diseño Oscilador Meissner

Con esto se puede expresar la corriente de *drain* de la forma

$$i_D = a_0 + \sum_{n=1}^{\infty} a_n \cos(n\omega t) + \sum_{n=1}^{\infty} b_n \sin(n\omega t) \quad (6.18)$$

Por simulación se verifica que desde el segundo armónico de la corriente de *drain* en adelante, los valores son despreciables. Esto es razonable ya que el transformador actúa como filtro. Por lo tanto, se desprecian y se halla el voltaje de *gate* como:

$$a_{1VG} = Z a_1 N, \quad (6.19)$$

$$b_{1VG} = Z b_1 N, \quad (6.20)$$

$$A_{1VG} = \sqrt{a_{1VG}^2 + b_{1VG}^2}, \quad (6.21)$$

siendo a_1 y b_1 los coeficientes de primer orden de (6.18) y A_{1VG} la amplitud de la oscilación.

Para implementar el proceso de cálculo presentado, se utilizó *Python*. En la Figura 6.11 se presenta el flujo de diseño.

Para el cálculo de los coeficientes de Fourier en el código se trabaja punto a punto en un rango de tiempo que encapsula varios períodos de oscilación. Se toman puntos con diferencia de tiempo mucho menor al período de oscilación y se realiza el método de cálculo de corriente explicado en los párrafos anteriores para cada valor de t , obteniendo así una curva de corriente vs. tiempo. Se aproxima la curva por una serie de Fourier de primer orden, se toman los coeficientes de Fourier de esta curva para hallar la ecuación de la corriente 6.18 y luego se calcula el voltaje de *drain* con la impedancia vista desde el *drain* del transistor con la ecuación 6.9.

Por último, se itera con la amplitud de *gate* encontrada como nueva semilla hasta tener una diferencia menor a 1 μV entre iteraciones. Tener en cuenta que, si los parámetros de entrada son tales que no se cumple la condición de oscilación, el método no converge. En el caso que la condición se cumpla y el método no converja se debe cortar la iteración.

Extracción de parámetros

Se deben obtener los parámetros del transistor ya que se utilizan como entrada del método y los manuales de la tecnología no los proporcionan.

Dado un transistor de ancho W y largo L , se generan las curvas de la Figura 6.12 mediante simulaciones. En la curva roja se observa el parámetro gm/I_d y en verde la corriente I_d . Luego, siguiendo el método del apéndice A se extraen los parámetros, basado en [21]. Estos son: la tensión de umbral (V_T), el *Slope Factor* (n), el parámetro $\mu.Cox$ e I_S .

Como explica el método, a partir del gráfico de la Figura 6.12 se obtiene $(gm/I_D)_{max}$. Luego, mediante la ecuación

$$(gm/I_D)_{max} = 1/nU_T, \quad (6.22)$$

Capítulo 6. Diseño de bloques




Figura 6.11: Flujo de diseño del código implementado en Python.

se despeja n y se calcula

$$gm/I_D = \frac{0,531}{nU_T}. \quad (6.23)$$

En este caso, se tiene que

$$V_G = V_T. \quad (6.24)$$

En el mismo V_G se obtiene I_S de

$$I_S = I_D(V_{GB} = V_T)/0,88 \quad (6.25)$$

y del cual también se puede obtener uC'_{ox} como

$$uC'_{ox} = \frac{2LI_s}{WnU_T^2}. \quad (6.26)$$




Figura 6.12: Gráfica de extracción de parámetros para transistor nn5 para $W = 24\mu\text{m}$ y $L = 3\mu\text{m}$.

Consideraciones y resultados

El transformador a utilizar debe ser un componente comercial, por lo que se debe seleccionar uno adecuado entre los existentes. En primera instancia se considera el transformador con relación de vueltas 1:100, siguiendo la recomendación del fabricante del LTC3108 [3], que utiliza un circuito muy similar. En la Sección 6.3.4 se hacen algunas consideraciones sobre esta elección.

Se comparan los resultados hallados mediante el proceso en Python con los valores simulados en *Cadence*. A modo de ejemplo en la Figura 6.13 se muestran algunos casos particulares para distintos tamaños de transistor. Si bien no es necesario para el método calcular hasta el octavo armónico de la corriente, se calculan para poder contrastar las señales de las simulaciones con las halladas a partir del método.

En las Figuras 6.13a y 6.13c se presenta una gráfica de un período de la corriente de *drain*, para dos tamaños distintos de transistor y en las Figuras 6.13b y 6.13d el voltaje de *gate* respectivo. Se observa que el modelo se adecua mejor a las simulaciones para el voltaje de *gate* que para la corriente de *drain*. En la Tabla 6.1 se presentan los errores en los picos de la corriente i_D y de la amplitud v_g . Se considera aceptable hasta un 10 % de error en ambos valores, ya que con un valor aproximado de la amplitud es suficiente para reducir el espacio de diseño e identificar una región donde se encuentre el tamaño óptimo del transistor. Luego se ajusta el punto de diseño en simulación, considerando la influencia de la carga del rectificador.

Capítulo 6. Diseño de bloques




Figura 6.13: Comparación entre valores simulados y calculados teóricamente de i_D y v_G

$W/L(\mu\text{m}/\mu\text{m})$	Error i_D (%)		Error v_G (%)
	Pico 1	Pico 2	Pico
70/10	5.11	12.7	4.83
100/8	2.53	9.16	6.74

Tabla 6.1: Errores en porcentaje de las señales de la Figura 6.13

6.3. Diseño Oscilador Meissner

A continuación se describen no idealidades del transistor y del transformador y su efecto en los resultados obtenidos.

Capacitancias Parásitas: El transistor posee capacidades intrínsecas y extrínsecas, producto de la distribución de cargas en el canal y de la configuración física externa, respectivamente. Para el cálculo de la impedancia vista se consideraron sólo las capacitancias entre *gate* y tierra, ya que serían las que se encuentran a la salida del oscilador y afectan directamente el valor de la amplitud de la oscilación. En la Sección 6.6, se presentan dos *pads* del chip conectados uno al *gate* y otro al *drain* del transistor. Se agrega además una capacidad adicional en cada uno de esos dos puntos eléctricos correspondiente a la capacidad estimada del *bonding*, la capacidad del propio *pad* y del encapsulado.

Resistencias de transformador: Las resistencias internas del transformador fueron consideradas en el cálculo de la impedancia vista del *drain* del transistor. Sin embargo, por simplicidad no se consideraron para hallar la relación entre los voltajes de *drain* y *gate* que se obtienen de la relación de transformación. Por otro lado, al igual que el caso de las capacitancias parásitas, los *pads* y las protecciones contra ESD también agregan resistencias en serie con el primario y secundario del transformador. Para el caso del primario la resistencia del transformador pasa a ser despreciable, sin embargo la del secundario es comparable a la del *pad*.

Slope Factor: Su valor depende de V_G pero por lo general se asume un valor independiente. Esto se verificó cambiando el valor de n (hasta en 50 %) en el código del método del cálculo de la amplitud a la salida del oscilador y observando que el efecto es despreciable.

Tensión de Early: El efecto Early se considera en el modelo cuando se calcula la impedancia vista desde el *drain* del transistor.

Saturación de velocidad: A medida que se reduce el largo del transistor, el campo eléctrico crece y por lo tanto la velocidad, ya que se define la velocidad media de los portadores como $vd = E_x \mu_0$. Esta velocidad no crece indefinidamente, sino que llega a una velocidad máxima o de saturación.

Se evalúa si esto justifica el error del método, incorporando al código la ecuación que adapta el modelo ACM a estas condiciones [20]. Se concluye que el error es despreciable ya que para los peores casos la diferencia es del orden de los 100 nA, por lo que no supera el 1 % de error en ninguno de los casos simulados.

Los parámetros de los transistores se hallan para el punto de operación y no consideran las variaciones que genera la oscilación en el *gate* y el *drain* del transistor. Esto implica que el error va a ser mayor cuanto más grande sea la amplitud de la oscilación, muy especialmente en el caso de g_{ds} . La Figura 6.14 muestra la comparación entre la simulación y el modelo teórico de la corriente de *drain* en función de la tensión de *gate* de dos transistores nn5 de distintos tamaños (nn5 se refiere a uno de los transistores disponibles en la tecnología los cuales se




Figura 6.14: Comparación de las curvas de corriente por el transistor en función del voltaje de *gate*, calculadas con el modelo ACM y en simulación, para dos transistores nn5 de tamaño $W = 70 \mu m$, $L = 10 \mu m$ y $W = 1 \mu m$, $L = 1 \mu m$.

analizarán en la Sección 6.3.2). Para el caso de canal corto y angosto, $W=L=1 \mu m$, la aproximación teórica sólo es buena en inversión fuerte y muy mala en inversión moderada y débil. Para el otro caso, $W=70 \mu m$ y $L=10 \mu m$, la aproximación teórica es mejor en inversión débil y moderada. Se debe recordar que el modelo teórico es para tecnología *bulk* mientras que las simulaciones son en tecnología SOI, por lo que no se espera que las curvas coincidan. Sin embargo, se aprovecha el modelo para el diseño, especialmente para canal largo y ancho.

6.3.2. Transistores

Elección del transistor de la tecnología

Dentro de la tecnología se encuentran varios transistores disponibles, los cuales se simulan para luego decidir cuál utilizar en función de las especificaciones del circuito. En la Tabla 6.2 se presentan dichos transistores.

Como se elige la arquitectura de [12] del oscilador se utiliza un transistor NMOS con V_t cercano a cero para que el transistor conduzca más corriente para un mismo voltaje de *gate* y que pueda arrancar a conducir con 20 mV de voltaje de entrada. De los transistores disponibles los que cumplen con éstas características son el nn y el nn5.

Mediante simulaciones se estableció que, para cumplir con las especificaciones

6.3. Diseño Oscilador Meissner

Transistor	Tensión nominal (V)	Descripción
ne	1.8	Low power NMOS
nn	1.8	Native Vt NMOS
ne5	5.0	NMOS
nn5	5.0	Low native Vt NMOS

Tabla 6.2: Transistores disponibles de la tecnología.

de rango de entrada y mínima tensión de salida, en algunos casos la tensión en el *gate* del transistor es mayor a 1.8 V que es el máximo que soporta el transistor nn sin dañarse. Los resultados de las simulaciones se presentan en la Sección 7.2.1. Por lo tanto, se selecciona el transistor nn5.

Resultados de la extracción de los parámetros del transistor nn5

Para el transistor elegido se obtuvieron los parámetros n , μC_{ox} , V_t , g_{DS} y C_g como se explicó en la Sección 6.3.1, en función de las dimensiones del transistor. El ancho W puede variar entre 50 μm y 100 μm , y el largo L entre 1 μm y 100 μm . Como se puede apreciar en la Figura 6.15, todos los parámetros excepto C_g que es proporcional a $W.L$ tienen una variación muy pequeña con respecto a W . La capacitancia parásita es proporcional a $W.L$, por lo que el caso óptimo se obtiene para W y L mínimos.


En el caso de n , μC_{ox} y V_t las variaciones no son significativas. Como se analizó en la Sección 6.3.1 se sabe que las variaciones en n que se observan en la Figura 6.15b no influyen significativamente en la amplitud de salida. Por otro lado, las variaciones en el valor de V_t son despreciables con respecto a la amplitud de la oscilación. El aumento de g_{ds} influye negativamente en la amplitud de la oscilación, como se puede ver en (6.9), ya que disminuye la impedancia vista desde el *drian* del transistor. Tener un $\mu.Cox$ grande implica mayor corriente y por lo tanto mayor amplitud de oscilación.

Este análisis de los parámetros no es suficiente para determinar el tamaño óptimo del transistor debido que al variar el valor de L , algunos parámetros influyen positivamente y otros negativamente. Por lo tanto, se estudia el espacio de diseño a partir del método del cálculo de la amplitud desarrollado en la Sección 6.3.1.


Estudio del espacio de diseño y selección del tamaño del transistor

El estudio del espacio de diseño se realiza para el circuito de la Figura 6.10 (sin carga). Se elige un tamaño de transistor y más adelante se ajusta en simulación con las cargas de las siguientes etapas. En la Figura 6.16 se presenta la variación de la amplitud de oscilación, el consumo del circuito y la relación de aspecto del transistor respecto a su largo L y ancho W basado en el método de la amplitud. Todas las gráficas se realizaron con $V_{IN} = 20 \text{ mV}$ y con $L > 7 \mu\text{m}$ y $W > 50 \mu\text{m}$


Capítulo 6. Diseño de bloques




(a) Tensión de umbral con respecto al largo del canal




(b) n con respecto al L



(c) u_{Cox} con respecto al L



(d) conductancia de salida con respecto al largo del canal



(e) Capacitancia parásita con respecto al largo del canal

Figura 6.15: Variación de parámetros de un transistor de dimensiones W y L .

ya que para valores de L menores el método no converge en todos los casos y para W menores no se cumple la condición de oscilación en la mayoría de las combinaciones.

Por los voltajes de ruptura del transistor y de los diodos del rectificador el rango de voltajes de entrada es limitado. Para maximizar el tamaño del rango de entrada se busca obtener 1.2 V (el mínimo valor aceptable a la salida del rectificador según las especificaciones) en el valor mínimo de rango (20 mV). Esto es 1.2 V que equivale a una amplitud en v_g , a la entrada del rectificador, de entre 0.9 V y 1.3 V dependiendo del rectificador, como se analiza en la Sección 6.4. Para estos valores no se ve la duplicación de voltaje del rectificador doblador debido a la caída de tensión en los diodos. Se utiliza la Figura 6.16a para identificar el área en donde el voltaje v_g está dentro de esta zona (0.9 V ... 1.3 V) y se amplía en la Figura 6.16b. En la Figura 6.17a se presenta el consumo para cada caso y se observa que aumenta de igual forma que la amplitud. También se observa en la Figura 6.17b que la relación de aspecto influye directamente en el valor de la corriente de *drain*, consistentemente con (6.12), y consecuentemente en el valor de la amplitud.

Existe un compromiso entre el consumo y la amplitud como se ve en la ecuación (6.9) y se ilustra en la Figura 6.18, donde los pares de valores W y L para los que hay oscilación son $8\text{ }\mu\text{m} \leq L \leq 40\text{ }\mu\text{m}$ y $50\text{ }\mu\text{m} \leq W \leq 100\text{ }\mu\text{m}$.


6.3.3. Capacidad en el nodo de salida del oscilador

La capacidad de salida está constituida por capacidades parásitas, tanto del transistor como del *pad* y la interconexión a los componentes externos. Cuanto mayor es esta capacidad, menor es la amplitud de la tensión en el nodo de salida V_G . Si se disminuye el valor de L se minimiza el área y las capacitancias parásitas. Si se desea introducir voltajes mayores a la entrada V_{IN} , se puede agregar un capacitor externo en el *gate* del transistor. En la Figura 6.19 se observan diferentes ejemplos de que capacitancias a agregar para obtener diferentes rangos.


6.3.4. Transformador

Como se explicó en la Sección 6.2.1 se utiliza un transformador externo. Se partió por considerar los transformadores existentes en el mercado, teniendo en cuenta las relaciones de transformación recomendadas en la hoja de datos del chip LTC3108 [3]. Como se mencionó anteriormente, inicialmente se consideró fijo el transformador con relación de vueltas 1:100, se realizó todo el diseño y al final se cambiaron los transformadores en simulación para verificar que el de 1:100 es el que mejor se adapta a las especificaciones del circuito. En la Tabla 6.3 se muestran los resultados obtenidos para cada caso.

Se analiza el efecto de las capacitancias parásitas del transformador. Con esta relación de vueltas, la inductancia del secundario es la que fija la frecuencia de auto resonancia. Se observa que para transformadores de inductancia secundaria de valores cercanos al utilizado, la frecuencia de auto resonancia es del orden de los 20 MHz. Luego se verifica que es mucho mayor a la frecuencia de oscilación. Por



(a) Amplitud



(b) Amplitud de oscilación ampliada para el área de interés


Figura 6.16: Amplitud de oscilación y ampliación en área de interés

consiguiente, la capacitancia parásita equivalente del transformador es despreciable con respecto a las demás capacitancias involucradas que fijan la frecuencia de oscilación. Se concluyó que el transformador a utilizar es el de relación 1:100 y para éste se verificó que efectivamente pueda trabajar a la frecuencia de trabajo del circuito.


6.4. Diseño Rectificador

En esta sección se presenta la elección de los dispositivos del rectificador de la Figura 6.20 y su dimensionamiento.

6.4. Diseño Rectificador



(a) Consumo



(b) Relación de aspecto

Figura 6.17: Corriente y relación de aspecto para distintos tamaños del transistor

6.4.1. Selección de diodos

Para implementar los diodos se estudiaron dos alternativas: Diodos de la tecnología y diodos implementados con transistores.

Diodos de la tecnología: Dentro de los módulos disponibles de la tecnología XT018, se analizan los 20 diodos que se pueden utilizar. Se buscan diodos con tensión de umbral pequeña para minimizar la caída a la salida del rectificador, por otro lado deben tener una tensión de ruptura mayor a la tensión en bornes del diodo, lo que impone un compromiso entre estos parámetros. También se decide utilizar el ancho y largo mínimos ya que son suficientes y se minimiza el área. Para observar estos atributos se realiza la curva característica de corriente-voltaje de cada diodo mediante simulaciones, con el mínimo ancho y largo que permite la tecnología. En la Figura 6.21 se presenta una comparación entre todos ellos. No se presentan los diodos dfwdpa, ds5a y dnp7 ya que fueron descartados por la limitación que impone el voltaje de ruptura. De los restantes se selecciona el diodo dfwdn5 que presenta V_γ más pequeño con resistencia de conducción más chica.

Diodos con transistores: Una posibilidad para implementar los diodos es utilizar transistores conectados como diodos, esto es, cortocircuitando su *gate* y *drain*.

Capítulo 6. Diseño de bloques




Figura 6.18: Corriente en función de la amplitud, caso de $V_{IN} = 20\text{ mV}$. Se observa el compromiso entre el consumo y la amplitud de oscilación.




Figura 6.19: Cambio de rango de entrada con varios capacitores

Sin embargo, el diodo intrínseco en antiparalelo con el transistor conduciría en parte del ciclo negativo de la señal de entrada del rectificador. Por esta razón se considera el diseño de un diodo como el de la Figura 6.22 en donde se posicionan dos transistores de manera que los diodos parásitos quedan opuestos, esto logra que ninguno de los diodos pueda conducir en ninguna parte del período.

El V_γ de los diodos formados por los transistores corresponde al valor de ten-




Figura 6.20: Esquemático del rectificador doblador de tensión

6.4. Diseño Rectificador

L_p	L_s	n	V_{OUT}
7 μ H	70 mH	1:100	1.2 V
13 μ H	33 mH	1:50	910 mV
25 μ H	10 mH	1:20	-
22 μ H	88 μ H	1:2	-
33 μ H	132 μ H	1:2	-

Tabla 6.3: Se observan los transformadores comerciales con los que se simuló. En todos los casos se tomaron en cuenta las resistencias internas. Los casos que no se indica voltaje a la salida (V_{OUT}) es porque el voltaje cae y no puede alimentar la carga que introduce las etapas del rectificador y el modelo de llaves.




Figura 6.21: Corriente vs voltaje para diferentes diodos de la tecnología. En línea punteadas se muestran las curvas de los diodos descartados y la sólida corresponde al del elegido.

sión de umbral V_t . Para determinar si es mejor utilizar los diodos de la tecnología o los formados por transistores se simula el rectificador doblador para ambos casos con una entrada de 1.35 V de amplitud y 180 kHz de frecuencia. Se observa que para el caso del transistor nn5 el voltaje no se rectifica ni se eleva. Para el caso del transistor ne5 el voltaje obtenido a la salida es 2 V y para el caso del diodo dfwdn5 el voltaje a la salida es 1.9 V.

Como la diferencia en el voltaje de salida con estas implementaciones no es significativa y la amplitud de oscilación se puede aumentar cambiando el tamaño

Capítulo 6. Diseño de bloques




Figura 6.22: Diseño de diodo con transistores

del transistor del oscilador, quedando limitada por el ancho y largo del transistor y la cantidad de paralelos que se quieran agregar, se decide por simplicidad utilizar los diodos de la tecnología.

6.4.2. Selección de capacitores

Los capacitores afectan el voltaje de *ripple* a la salida del rectificador. También imponen un límite en la aplicación descrita en la Sección 5.2.2, con respecto a la máxima frecuencia con la cual las llaves del conversor elevador pueden conmutar.

Como se especificó en la Sección 5.2.3, se desea obtener un *ripple* a la salida menor al 10 %. Se realiza la simulación del circuito completo con carga (la que corresponde al modelo de las llaves visto en el Capítulo 5) y se busca el menor capacitor que permite cumplir con la condición de *ripple* ($< 10\%$) para el mayor voltaje de entrada especificado (90 mV). Ambos capacitores del rectificador son integrados, del tipo *csandwt3*. Luego de la simulación se decide utilizar 10 pF para el capacitor horizontal (C1) y 50 pF para el capacitor vertical (C2).

6.5. Diodos de protección

Se debe limitar la tensión en los diodos del rectificador y el transistor del oscilador de manera que no exceda el valor máximo que soportan. En el caso del transistor *nn5*, según los datos del fabricante, el voltaje de *gate* no debe sobrepasar los 5.5 V. La tensión de ruptura del diodo *dfwdn5* es -8 V. En la Tabla 6.4 se presentan resultados para el circuito sin protección. Se observa que con $V_{IN} = 100$ mV se llega al voltaje de ruptura en ambos diodos. Los valores de amplitud y del voltaje rectificado son similares para los diferentes valores de entrada, esto se debe a que los diodos del rectificador entran en la zona de ruptura y limitan el voltaje en sus bornes.

Como la fuente de voltaje en V_{IN} no es regulada, se decide agregar una protección.

Los diodos de protección disponibles en la tecnología son dos: *dpp6* y *dpp7*, con valores de corte de aproximadamente 6 V y 7 V, respectivamente.

6.5. Diodos de protección

Vin (mV)	100	300	500
$v_{osc}(V)$	4.8	5.36	6.06
$V_{RECT}(V)$	7.77	7.80	7.81
$v_{Diodo_2}(V)$	8.54	8.57	8.58
$v_{Diodo_1}(V)$	8.55	8.62	8.65

Tabla 6.4: Resultados de simulación sin protección para varios voltajes de entrada, v_{Diodo} se refiere al voltaje en bornes a los diodos. v_{osc} corresponde a la amplitud de oscilación, V_{RECT} es la amplitud rectificadora. El circuito simulado es el que incluye oscilador, rectificador y el modelo de las llaves de control

Se evalúa cada diodo mediante simulación al conectarlo a la salida del rectificador.

En el caso de dpp7 se mide en simulación y se obtiene que en los diodos del rectificador se observa una caída de 8.3 V lo que sobrepasa el valor de ruptura estipulado por el fabricante, por lo que se descarta como opción.

En el caso del diodo dpp6, el voltaje de corte que se obtiene es 5.8 V. Para poder obtener mayor voltaje a la salida es necesario combinarlo con otro diodo en serie. Teniendo en cuenta todos los diodos disponibles, se utiliza la protección de la Figura 6.23 compuesta del diodo de protección dpp6 y 2 diodos dfwdn5, obteniendo un valor de corte de 7.3 V a la salida del rectificador. Esto corresponde a una caída máxima de 8 V en los diodos.

La caída máxima es muy cercana al voltaje de ruptura de los diodos. Al ser diodos no ideales, debido a la resistencia interna en conducción, se observa en simulación que con voltajes muy elevados el valor del voltaje de corte aumenta y sobrepasa los 8 V. Por lo tanto, si se conoce que la fuente puede generar valores mayores al máximo, es recomendable retirar los dos diodos dfwdn5 y trabajar con el dpp6 individualmente, cuyo voltaje de corte es mucho menor.




Figura 6.23: Esquemático de la protección que se conecta a la salida del rectificador doblador de tensión. Protege a los diodos de tensiones altas.

6.6. Pads

El *gate* y el *drain* del transistor se conectan a *pads* para poder ser a su vez conectados al transformador que es externo. Los *pads* están diseñados para proteger a los dispositivos contra descargas electrostáticas. Las cargas se acumulan como resultado de fricción entre materiales no conductores, pudiendo generar tensiones que dañen los componentes del circuito. De los *pads* disponibles en la tecnología se selecciona el de resistencia de $100\ \Omega$, tal que no afecte considerablemente el voltaje a la salida. Además de la capacitancia del *pad* incluida su protección, existe una interconexión del *bonding* del chip y de la conexión del chip hasta el transformador del PCB en el que estén montados. Todas estas capacitancias se aproximan por $15\ \text{pF}$.

6.7. Punto de diseño

La exploración del espacio de diseño permitió una primera aproximación a la solución, que luego se ajustó por simulación explorando también casos donde el modelo ACM de canal largo usado no es válido. Se busca que el valor de V_{OUT} sea $1.2\ \text{V}$ para $20\ \text{mV}$ a la entrada. La carga utilizada en las simulaciones es la que se presentó en la Sección 5.2.2. Luego de este análisis se decide por el punto de diseño presentado en la Tabla 6.5. En ella se presentan componentes internos y externos y sus respectivos valores.

Nombre	Componente	Valor
M1	nn5	$W = 24\ \mu\text{m}$ $L = 3\ \mu\text{m}$
C1	csandwt3	$C = 10\ \text{pF}$
C2	csandwt3	$C = 50\ \text{pF}$
D1	dfwdn5	$W = 2\ \mu\text{m}$ $L = 1\ \mu\text{m}$
D2	dfwdn5	$W = 2\ \mu\text{m}$ $L = 1\ \mu\text{m}$
LS-LP	SMD Inductor Array	$N = 1:100$ $R_P = 85\ \text{m}\Omega$ $R_S = 205\ \Omega$
Pads	APNR01PC	$R = 100\ \text{Ohm}$
Dp1	dpp6	$W = 2\ \mu\text{m}$ $L = 1\ \mu\text{m}$
Dp2	dfwdn5	$W = 2\ \mu\text{m}$ $L = 1\ \mu\text{m}$
Dp3	dfwdn5	$W = 2\ \mu\text{m}$ $L = 1\ \mu\text{m}$

Tabla 6.5: Punto de diseño, se presentan componentes externos e internos.

En la Tabla 6.6 se presentan los parámetros del transistor elegido obtenido a partir del método de extracción de parámetros.

	$W(\mu\text{m})$	$L(\mu\text{m})$	$V_{T0}\ (\text{V})$	n	$I_S\ (\text{A})$	$\mu \cdot C_{ox}\ (\mu\text{A}/\text{V}^2)$
Trans. nn5	24	3	-84.02m	1.071	445.3n	153.76

Tabla 6.6: Parámetros del transistor nn5 elegido en el diseño.

6.8. Layout

6.8.1. Introducción a la tecnología de trabajo

La tecnología a utilizar será la XT-018, esta es del tipo “*Silicon On Insulator*” (SOI) la cual usa un óxido enterrado para obtener aislación bidireccional [22], [23]. Hay distintos tipos de SOI, dependiendo del nivel de depleción y tamaño del sustrato. Esta tecnología en particular es del tipo SOI Grueso lo que significa que un corte vertical de un transistor se ve como el de la Figura 6.24, donde se observan las aislaciones FOX (Field Oxide), BOX (Buried Oxide) y DTI (Deep Trench Isolation) alrededor del sustrato.

En contraste con las tecnologías del tipo “*Silicon Bulk*”, las SOI presentan varios beneficios, entre los más importantes se encuentran:

- No hay efectos bipolares gracias a la aislación lo que significa que no habrá latch-up.
- Hay fugas y capacidades parásitas reducidas ya que el área de juntura de p-n es reducido, lo que es una ventaja importante para la baja tensión. En SOI grueso la reducción no es tan apreciable.
- Layouts más compactos ya que no se necesita aislación de juntura p-n.

Sin embargo, existen algunas desventajas, por ejemplo, el precio del wafer es mayor que en procesos *Bulk*, aparecen efectos de MOS parásitos en las uniones silicio-BOX o silicio-DTI y pueden presentar problemas térmicos ya que tienen resistencia térmica mayor que en procesos *Bulk*.




Figura 6.24: Transistor SOI Grueso. Fuente: [23].

6.8.2. Diseño y consideraciones generales

El layout del circuito completo fue diseñado por bloques: Oscilador Meissner, Rectificador y Protecciones. Los Pads se utilizaron los proporcionados por el fa-

Capítulo 6. Diseño de bloques

bricante. Este método es una buena técnica para encontrar errores al momento de determinar si se están cumpliendo correctamente las reglas de diseño establecidas por el fabricante.

En las Figuras 6.25 y 6.26 se muestra el *layout* del circuito completo con los distintos bloques que lo componen. El mismo tiene un tamaño de $830\text{ }\mu\text{m} \times 640\text{ }\mu\text{m}$, siendo los capacitores los componentes que mayor área ocupan. Se tuvieron en cuenta las recomendaciones de mínima distancia, mismos alrededores y centroide común para tener un diseño óptimo del transistor, presentadas en el documento [24].

A continuación se listan los aspectos más relevantes de diseño de *layout* de cada componente:

1. Transistor: Componente principal del oscilador Meissner. Se realizó un centroide común a partir de 4 transistores NMOS (nm5) de ancho $6\text{ }\mu\text{m}$ y largo $3\text{ }\mu\text{m}$, teniendo en cuenta de minimizar las distancias e interconexiones entre ellos. Además se colocaron *dummies* en los extremos y se hicieron simétricas las interconexiones para que todos los transistores vean lo mismo a su alrededor.
2. Rectificador: compuesto de 7 celdas, una de las cuales incluye los dos diodos (dfwn5). Las celdas restantes corresponden a capacitores de 10 pF cada una. La celda de 10 pF está formada por 50 capacitores unitarios de capacitancia variable formados por tres capas de metales (csandwt3). Esta división en celdas del capacitor es debido a limitaciones de la tecnología.
3. Protección: compuesta por tres celdas, estas son, un diodo de protección dpp6 y dos diodos dfwn5 iguales a los utilizados en el rectificador.
4. Pads: Se utilizaron 2 pads de tipo analógico I/O con $100\text{ }\Omega$ de resistencia serie (APNR01PC). Estas celdas de protección son tenidas en cuenta en las simulaciones del extraído.

En la Figura 6.26 se presentan los bloques que componen el circuito.






Figura 6.25: Layout del circuito integrado con pads. En líneas punteadas se presenta el layout del diseño integrado, Largo= $830\text{ }\mu\text{m}$, Ancho= $640\text{ }\mu\text{m}$


Capítulo 6. Diseño de bloques




(a) 1. Transistor - Oscilador Meissner




(b) 2. Rectificador



(c) 2.1 Diodos del rectificador



(d) 3. Protección



(e) 4. Pad

Figura 6.26: Layout de cada bloque del circuito integrado.

Capítulo 7

Simulaciones y análisis de resultados

7.1. Introducción

En este capítulo se presentan las simulaciones del circuito completo a nivel esquemático y extraído del *layout*. Las especificaciones para el diseño fueron presentadas en la Sección 5.2.3. Se considera como fuente de alimentación la celda Peltier [1] caracterizada en el Capítulo 3 y como aplicación la descrita en la Sección 5.2.2.

7.2. Resultados de simulaciones y discusión

En la Figura 7.1 se muestra el esquemático del bloque integrado recuadrado en negro. El bloque integrado está compuesto por el transistor del oscilador Meissner, el rectificador y la protección. El transformador del oscilador formado por los inductores L_p y L_s es externo. La fuente V_{in} y la resistencia R_{int} representan la fuente TEG caracterizada en el Capítulo 3. Las llaves a la salida junto con el capacitor C_{boost} modelan la carga descrita en el Capítulo 5. Los capacitores C_{pad1} y C_{pad2} de la Figura 7.1 representan las capacitancias parásitas de las interconexiones de los *pads* con el exterior.

La Figura 7.2a presenta una simulación típica del extraído con $V_{IN} = 20$ mV. Se grafican las señales V_{osc} y V_{rect} que son la tensión de salida del oscilador en el *gate* del transistor y la tensión de salida del bloque en el cátodo de D1, respectivamente. Se observa que el circuito llega a régimen en 180 ms aproximadamente.

Para las simulaciones de *corners* se eligen dos casos, transistores WP - diodos WP y transistores WS - diodos WS. El caso WP (*worst power*) se refiere a transistor NMOS rápido y diodos con capacitancia baja. El caso WS (*worst speed*) se refiere a transistor NMOS lento y diodos con capacitancia alta. Estos casos se seleccionan con el objetivo de generar los peores casos de voltaje a la salida del circuito. Para los capacitores no se realizan *corners* ya que pequeñas variaciones no afectan significativamente el funcionamiento. Se debe tener en cuenta que en las simulaciones de esquemático se estima la capacidad de los *pads* como 7 pF, mientras que en la simulación de extraído se utilizan los *pads* de la biblioteca. Co-




Figura 7.1: Esquemático circuito completo. En negro se recuadran los componentes integrados.




Figura 7.2: Simulación del circuito completo extraído con $V_{IN} = 20 \text{ mV}$. En (a) el transitorio del arranque y en (b) el régimen.

mo consecuencia la capacitancia de los *pads* está sobrestimada en el esquemático. Esto justifica algunas de las diferencias entre simulación de extraído y esquemático como se comenta en los resultados.

A continuación se discuten los resultados de cada parámetro de desempeño: amplitud a la salida del oscilador, frecuencia del oscilador, tensión de salida del rectificador, consumo de corriente y verificaciones de funcionamiento de la protección.

7.2.1. Amplitud a la salida del oscilador Meissner

En la Figura 7.3a se presenta una comparación entre la simulación con esquemático y con extraído del voltaje a la salida del oscilador. Para el caso del esquemático se obtiene una tensión de pico $v_{osc} = 1.35 \text{ V}$ mientras que para el

7.2. Resultados de simulaciones y discusión

extraído se obtiene $v_{osc} = 1.26$ V. La amplitud es mayor en el esquemático, debido principalmente a que en el extraído se introducen capacitancias parásitas en paralelo a la del *gate* del transistor. Además, se observó en el extraído que las conexiones introducen resistencias parásitas y estas causan caídas de voltaje.




Figura 7.3: Voltaje a la salida del oscilador (V_{osc}), en (a) simulación con esquemático vs. simulación con extraído. Caso típico, $V_{IN} = 20$ mV, en (b) simulación de circuito extraído para distintos casos de V_{IN} , en (c) comparación de las simulaciones de los *corners* para $V_{IN} = 20$ mV.

Los resultados de la amplitud para diferentes voltajes de entrada se presentan en la Figura 7.3b. Se obtiene para una entrada de 20 mV una amplitud de 1.26 V, para 50 mV, 3.84 V y para 90 mV, 4.49 V. Los resultados obtenidos son coherentes ya que a mayor entrada se obtiene un valor de continua mayor en el *gate* del transistor y por lo tanto, según lo visto en la Sección 6.3.1, aumenta la corriente por el transistor y por la ecuación (6.9) también la amplitud de oscilación.

Por último, se presentan los resultados de los diferentes *corners* en la Figura 7.3c. Estos son 1.26 V de amplitud en el caso típico, 1.30 V en WP y 1.18 V en WS. En el *corner* WP se obtiene la mayor amplitud. Esto se debe a que en este

Capítulo 7. Simulaciones y análisis de resultados

corner el parámetro μC_{ox} presenta su valor máximo, generando un aumento en la corriente de *drain* y por consiguiente una mayor amplitud de oscilación, como se analizó en la Sección 6.3.2.

Adicionalmente la tensión de umbral V_T presenta su valor mínimo lo que genera lo siguiente

$$V_T \downarrow \rightarrow V_{Pinch-Off} \uparrow \rightarrow F(q) \uparrow \rightarrow q \uparrow \rightarrow I_D \uparrow \rightarrow V_{osc} \uparrow ,$$

por lo que también produce un aumento en la amplitud. En el *corner* WS se tiene el caso contrario (μC_{ox} mínimo y V_T máximo) por lo que es consistente que presente una amplitud menor.

7.2.2. Frecuencia a la salida del oscilador Meissner

La frecuencia de oscilación (6.1) se calcula en la Sección 6.2.2 cuando se cumple $g_{DS} \simeq 0$. En el caso de la simulación del esquemático se obtiene una frecuencia de 192.3 kHz y en el extraído una frecuencia de 188.13 kHz. Como se mencionó anteriormente, el extraído introduce capacitancias parásitas en C_g por lo que la frecuencia disminuye.

Para el caso de $V_{IN} = 20$ mV la frecuencia es 188.13 kHz, para 50 mV es 190.09 kHz y para 90 mV, 190.4 kHz. Por su parte, (6.1) se obtiene utilizando la hipótesis de pequeña señal y no establece una dependencia con la tensión de entrada. Se concluye que esta dependencia responde a un fenómeno de gran señal. Dado que con el aumento de la tensión de entrada, aumenta la corriente de *drain*, es razonable que también aumente la frecuencia de oscilación, como se observa en simulación.

Para los *corners* se obtiene una frecuencia de 188.13 kHz en el caso típico, 188.10 kHz en WP y 187.16 kHz en WS. En el *corner* WP el transistor es más rápido por lo que la frecuencia aumenta. Lo contrario se puede decir del *corner* WS.

7.2.3. Voltaje rectificado

En la Figura 7.4a se presenta una comparación entre la simulación con esquemático y con extraído del voltaje a la salida del rectificador para una entrada $V_{IN}=20$ mV. Se obtiene una tensión continua de 1.44 V en el esquemático y 1.27 V en el extraído. Observar que no es el doble que la amplitud a la salida del oscilador debido a la caída V_γ en los diodos. Se observa que el voltaje en el esquemático es mayor, lo que concuerda con el aumento de amplitud en el oscilador analizado en la Sección 7.2.1.

También se puede observar que el extraído presenta picos de voltaje que no se observan en las simulaciones del esquemático. Estos ocurren durante la conmutación de las llaves de la siguiente etapa y se observa por simulación que decrecen a medida que se aumenta la resistencia interna de las llaves. En el esquemático las llaves son ideales, por lo que las conmutaciones son instantáneas.

7.2. Resultados de simulaciones y discusión

Para los diferentes valores de entrada de la Figura 7.4b (20 mV, 50 mV y 90 mV) se observa que los resultados también varían. Esto es porque un voltaje de entrada mayor implica más amplitud y por lo tanto más voltaje a la salida del rectificador. Estos valores son 1.27 V de tensión continua a la salida para una entrada de 20 mV, 6.13 V para 50 mV y 7.20 V para 90 mV.

Para las entradas de 50 mV y 90 mV se aprecia el efecto de duplicación de voltaje en el rectificador doblador de tensión. Esto se debe a que la caída en los diodos es mucho menor al voltaje rectificado, a diferencia del caso de $V_{IN} = 20$ mV.




Figura 7.4: Voltaje a la salida del rectificador, en (a) simulación con esquemático vs. simulación con extraído. Caso típico, $V_{IN} = 20$ mV, en (b) extraído variando V_{IN} , en (c) comparación de *corners*, $V_{IN} = 20$ mV.

Los valores de voltaje de continua a la salida del rectificador en cada *corner* son 1.27 V en el caso típico, 1.35 V en WP y 1.04 V en WS. Los resultados se presentan en la Figura 7.4c. Los diodos en WP presentan una capacitancia menor, esto se traduce en un voltaje de *ripple* mayor. En WS hay una capacitancia mayor lo que produce un voltaje de *ripple* menor. En WP se observa un $V_{ripple} = 124$ mV, en el caso típico $V_{ripple} = 110$ mV y en WS $V_{ripple} = 89$ mV. En todos los casos se cumple con la especificación de tener un *ripple* menor al 10 %.

Para las simulaciones se utiliza una frecuencia de conmutación de llaves de 100 Hz. La frecuencia de conmutación de las llaves esta directamente relacionada a la potencia consumida por la siguiente etapa que se expresa como $P_{out} = fCV_{out}^2$. Si se quisiera aumentar esta frecuencia (y por lo tanto la potencia que puede

Capítulo 7. Simulaciones y análisis de resultados

entregar) se pueden realizar las siguientes modificaciones. Por ejemplo, se estudia por simulación con qué tamaño de transistor sería posible conmutar las llaves a 100 kHz y se concluye que con $V_{IN} = 20$ mV, se necesitan 7 transistores en paralelo de $W=100\mu\text{m}$ y $L=3\mu\text{m}$.

Por otro lado, se determina que utilizando el diseño del integrado de este proyecto, también se logra ese valor de frecuencia con un entrada $V_{IN} = 300$ mV y un capacitor externo conectado en el *gate* del transistor de 150 pF, lo que corresponde al pin del inductor secundario del transformador.

7.2.4. Consumo

En el esquemático se obtiene un pico de consumo de 20.60 μA mientras que en el extraído se obtiene un pico de 22.92 μA . Esto se debe a que en el extraído se agregan resistencias parásitas que causan pérdidas.

En la Figura 7.5 se observan las gráficas y datos de consumo promedio para diferentes voltajes de entrada del extraído. Para el caso de $V_{IN} = 20$ mV se obtiene un pico de consumo de 22.92 μA y un promedio de 4.4 μA . Como se estudió en la Sección 3.1, la celda Peltier entrega 20 mV y 3.3 mA a $\Delta T = 3.5^\circ\text{C}$ para el caso de $R_{INT} = 6.2\Omega$, por lo que la potencia máxima que la celda es capaz de entregar es mucho mayor a la que consume el circuito *Cold-Start*, verificando la especificación presentada en la Sección 5.2.3. Esto permite que la mayor parte de la potencia entregada por la celda alimente el elevador de tensión que se conecta directamente a la celda que se observa en la Figura 5.1 del Capítulo 5. Para 50 mV de entrada se obtiene un pico de consumo de 86.87 μA y un promedio de 16.2 μA y para el caso de 90 mV de entrada, se tiene un pico de 157.6 μA y un promedio de 44.5 μA . Se calcula la corriente que entrega la celda en estos casos y se obtiene 8.1 mA a $\Delta T = 8^\circ\text{C}$ (que corresponden a 50 mV) y 14.5 mA a $\Delta T = 15^\circ\text{C}$ (que corresponden a 90 mV) lo que confirma la especificación.

Por otro lado, para el caso de los corners con $V_{IN} = 20$ mV, se tiene para WP un pico de 24.5 μA y un promedio de 4.85 μA y para WS un pico de 21.1 μA y un promedio de 4.03 μA . Las variaciones se explican claramente observando las dependencias mencionadas en el análisis de los *corners* de la Sección 7.2.1.

Además, como parámetro de desempeño se presenta la eficiencia del bloque *Cold-Start* para los distintos casos: esquemático, extraído y corners. Como ya se mencionó, los circuitos *Cold-Start* son de baja eficiencia. Esto se evidencia en la comparación con el estado del arte de la Sección 1.4.2.

Como se menciona en la Sección 6.6 se aproximan las capacitancias de los *pads* y sus interconexiones como 15 pF. Para las simulaciones de esquemático se utilizan los 15 pF y para las simulaciones de extraído se consideran 7 pF para las capacitancias de los *pads* y 8 pF para las restantes. Esto se debe a que en el extraído se utilizan los *pads* de la biblioteca. Esta es una de las razones por la cual la eficiencia es menor en el esquemático que en el extraído.

7.2. Resultados de simulaciones y discusión




Figura 7.5: Corriente de entrada al circuito para distintos valores de voltaje de entrada.

7.2.5. Protección

Se proponen protecciones para proteger los semiconductores de sobretensiones. En el transistor está permitido un voltaje de -5.5 V a 5.5 V . En los diodos D1 y D2 del rectificador se tiene un voltaje de ruptura de -8 V .

En la Figura 7.6 se presentan los resultados de simulación con y sin la protección. El circuito de protección es el formado por los diodos D3, D4 y D5 del esquemático de la Figura 7.1. La Figura 7.6 presenta los resultados para una señal de entrada de 100 mV la cual supera el máximo del rango establecido, es decir 90 mV . Se observa que la tensión en bornes de los diodos del rectificador con protección “VDIO CP” se mantiene debajo de 8 V . Sin embargo, se observa que el valor de la amplitud de oscilación es independiente de si actúa o no la protección. A voltajes de entrada mayores a 380 mV el transistor excede su voltaje permitido en el *gate*, 5.5 V . Si bien 380 mV es bastante mayor al rango de entrada de diseño (20 a 90 mV), puede ser útil para realizar medidas experimentales tener una protección adicional para sobretensiones mayores a 380 mV . En ese caso, se puede introducir dos *clamps* a la salida del oscilador Meissner formado por dos diodos: en uno el ánodo debe estar conectado a un pad del chip que se debe conectar a un voltaje de -5.5 V y en el otro diodo el cátodo debe estar conectado a otro pad del chip alimentado con 5.5 V . Esto logra que la tensión de *gate* nunca tome valores fuera del rango -5.5 V y 5.5 V .

En un sistema donde se necesita este integrado para cosechar energía, no es posible acceder a una fuente de 5.5 V . Lo máximo disponible es la salida del rectificador, por esta razón, para conseguir un valor de *clamp* se debería formar un circuito rectificador análogo que rectifique la onda negativa para así obtener el voltaje negativo necesario.

Capítulo 7. Simulaciones y análisis de resultados




Figura 7.6: Actuación protección con $V_{in}=100\text{ mV}$, se presentan los valores de las señales V_g , el voltaje rectificado y el voltaje del diodo vertical sin protección (SP) y con protección (CP).

7.2.6. Resumen de resultados

En la Tabla 7.1 se presentan los resultados obtenidos en esquemático y los distintos corners. Por otro lado, en la Tabla 7.2 se presentan los resultados obtenidos para diferentes tensiones de entrada V_{IN} .

	Esquemático	TYP	WP	WS
$V_{osc}(V)$	1.35	1.26	1.30	1.18
$V_{RECT}(V)$	1.44	1.27	1.35	1.04
f (kHz)	192.3	188.13	188.10	187.16
$I_{INpico}(\mu A)$	20.6	22.9	24.5	21.1
$I_{IN}(\mu A)$	4.83	4.45	4.85	4.03
$P_{IN}(nW)$	97	88	96	81
$P_{OUT}(nW)$	0.89	0.8	1.12	1.44
Eficiencia	0.8 %	0.9 %	1.16 %	1.7 %

Tabla 7.1: Comparación de resultados para esquemático y los distintos corners. Caso típico con entrada 20 mV. WP se refiere al transistor NMOS rápido y diodos con capacitancia baja. WS se refiere a transistor NMOS lento y diodos con capacitancia alta.

P_{IN} se calcula a partir de la corriente que sale de la fuente y entra a la resistencia interna que modelan la TEG.

7.3. Comparación de resultados con otros trabajos

En la Tabla 7.3 se observa la comparación de los resultados obtenidos en el presente trabajo con los estudiados en la Sección 1.4.2. En particular, en [13] se presentan los resultados de las medidas realizadas para el oscilador del circuito *Cold-Start* diseñado en [12] pero utilizando un transformador externo. Se debe tener en cuenta que estos resultados, presentados en la Tabla 7.3, tanto para el

7.3. Comparación de resultados con otros trabajos

V_{IN}	20 mV	50 mV	90 mV
$V_{osc}(V)$	1.26	3.84	4.49
$V_{RECT}(V)$	1.27	6.13	7.20
$f(kHz)$	188.13	190.09	190.4
$I_{INpico}(\mu A)$	22.92	86.87	157.6
$I_{IN}(\mu A)$	4.4	16.2	44.5
$P_{IN}(\mu W)$	0.088	0.810	4
$P_{OUT}(nW)$	0.8	14.9	18.2
Eficiencia	0.9 %	1.8 %	0.5 %

Tabla 7.2: Comparación de resultados para distintos valores de entrada. Datos obtenidos a partir del extraído del *layout*. V_{IN} es la tensión a la entrada, V_{osc} la amplitud de la señal de salida del oscilador, V_{RECT} la salida del rectificador doblador de tensión, f la frecuencia del oscilador, I_{INpico} el pico máximo de corriente a la entrada, I_{IN} la corriente promedio a la entrada del circuito, P_{IN} la potencia que consume el circuito sin carga y P_{OUT} la potencia entregada a la carga

circuito de [13] como para el LTC3108 [3], son del oscilador sin conectar ningún circuito que lo cargue (es decir, sin rectificador), a diferencia de los resultados del circuito con LTC3108 presentados en el Sección 2.4. Se verificó en simulaciones que la carga del oscilador de este proyecto, es decir el rectificador y la carga a la salida del rectificador que se presentó en el Capítulo 6, toma una corriente despreciable en comparación al oscilador. En [11] se especifica la corriente y voltaje a la salida para el que se muestran los datos. En [9] no se especifica consumo de la carga. Por lo tanto, se presentan los datos de cada trabajo en la Tabla 7.3 pero no es posible realizar una comparación estricta por no estar en las mismas condiciones.

Se observa que el consumo es mucho menor en el circuito diseñado en este proyecto. En el caso de [13] y [3] las medidas de consumo son solamente para el oscilador sin carga como se mencionó anteriormente, por lo que al tener menos consumo con la carga de la siguiente etapa, se puede concluir que en este trabajo se obtiene un consumo menor para el circuito *Cold-Start*. Para el caso de [9] la comparación no es tan clara ya que no se especifica cuánto consume la siguiente etapa de elevación de tensión a la que esta conectado este bloque. Por otro lado, para el caso de [11] el consumo se toma para una corriente y voltaje de salida similares a los del presente trabajo y se obtiene un consumo mucho mayor. Por lo que se tiene menor consumo que para este diseño. Los restantes trabajos estudiados no presentan resultados de consumo.

En este trabajo con una entrada de 20 mV se tiene una amplitud de oscilación de 1.26 V. Como se muestra en la Tabla 7.3, con menor voltaje de entrada se obtiene mayor amplitud que en los trabajos [11], [8] y [9]. Como ya se mencionó, en [3] y [13] los resultados son obtenidos sin carga, por lo que es coherente que la amplitud de oscilación sea mayor que en los demás casos.

En cuanto al voltaje rectificado en el caso de este trabajo es 1.27 V como mínimo pero es capaz de alcanzar los 7.2 V con 90 mV de entrada. En el caso [3] cuenta con la posibilidad de regular el voltaje a la salida para todo su rango de

Capítulo 7. Simulaciones y análisis de resultados

	Este Trabajo	[13]	LTC3108 [3]	[8]	[9]	[10]	[11]
Arquitect.	Meissner + rectificador doblador	Meissner + rectificador doblador	Meissner + ?	Colpitts + Multiplicador de Voltaje	Osc. en anillo + Crossed coupled charge pumps	Osc. en anillo + Charge Pump	Dickson Charge Pump + Osc. en anillo
V_{INmin} (mV)	20	20(*)	20	40	57	9.2-12.3	17
V_{OUT} (V)	1.27	1.2	2.5, 3, 3.7, 4.5	1.1	1.8	1	1
V_{OUTCS} (V)	1.27	NR	NR	1	0.4 @ $V_{IN}=57$ mV	0.4	1 @ $V_{IN}=24$ mV
v_{osc} (V)	1.26	2.7(*)	2.5(**)	0.4 @ $V_{IN}=40$ mV	0.035 @ $V_{IN}=57$ mV	0.5	0.1 @ $V_{IN}=24$ mV
Frec. (kHz)	188.13	70 (*)	62 (**)	5 000	2-38	3 900	1.15 @ $V_{IN}=24$ mV
P_{IN} (μW)	0.088	21(*)	27(**)	NR	0.342 (***)	NR	7.8 @ $V_{IN}=24$ mV, $I_{OUT}=1$ μA
Eficiencia CS	0.9 %	NR	NR	NR	NR	NR	4 % @ $V_{IN}=24$ mV, $I_{OUT}=1$ μA

Tabla 7.3: Comparación de los resultados obtenidos en este trabajo con los estudiados en la Sección 1.4.2. Todos los valores son para V_{IN} mínimo si no indica lo contrario. Los valores de [3] son del circuito completo. (*) Los resultados presentados en [13] son con un transformador externo y únicamente del oscilador del circuito *Cold-Start* sin carga. (**) Resultados experimentales tomados de [13] para el oscilador de [3] sin carga. (***) La potencia de entrada se mide durante el arranque, con la carga de la siguiente etapa. Solo se reportan datos de carga para [11]. NR: No reportado.

entrada, esto se debe a que cuenta con un circuito de control y más etapas de amplificación.

El circuito de este trabajo es más ineficiente, sin embargo precisa menos potencia de entrada, lo que es beneficioso en el contexto de ultra baja tensión.

Capítulo 8

Conclusiones

8.1. Conclusiones

En la primera parte de este proyecto se mostró la viabilidad de la cosecha de energía a partir de un circuito demostrador de cosecha. Se planteó un experimento para poder generar un modelo eléctrico de la celda Peltier. Se estudió el funcionamiento del chip comercial LTC3108 tanto a nivel teórico como experimental.

El kit de evaluación utilizado generó dificultades en las medidas ya que no contaba con pines en las señales de interés para este proyecto. Esto impidió una completa caracterización del LTC3108 utilizando esta placa.

Se diseñó un PCB que implementa el circuito de cosecha específico para la aplicación definida que facilitó las medidas necesarias para comprender el funcionamiento del chip. Sin embargo, no se obtuvieron buenos resultados en las medidas de las señales de corriente del transformador debido al ruido.

A partir del circuito de cosecha alimentado de la celda Peltier generando una tensión de 90 mV, se logró alimentar el nodo Tmote Sky cuando este realiza transmisiones periódicas cada 10 minutos. Esto es con una tensión de alimentación de 3 V y un consumo promedio de 1.2 mA durante una transmisión y 75 μ A en estado inactivo.

También, se probó el circuito de cosecha alimentado de la celda Peltier con la *development board* “Raytac”, corriendo el programa “WeCartor”, verificándose su funcionamiento básico como baliza de *bluetooth*.

De este modo, mediante dos aplicaciones se logra verificar la viabilidad de la cosecha de energía. Con respecto al nodo Tmote Sky, se observó que la principal limitación es el consumo base ya que la mayor parte del tiempo el consumo debe ser el mínimo posible para poder cargar el capacitor C_{STORE} , donde se almacena energía para cuando la energía de entrada de la celda Peltier no está disponible o no es suficiente.

En la segunda parte se diseñó un circuito integrado *Cold-Start* basado en un oscilador Meissner y un rectificador doblador de tensión. Como no se logró encontrar un método de cálculo de la amplitud de oscilación del oscilador Meissner, se

Capítulo 8. Conclusiones

desarrolló uno. El método combina series de Fourier, el modelo ACM del transistor y *look-up tables* con los parámetros del transistor, logrando un método válido en todos los niveles de inversión y zonas de funcionamiento.

El método de cálculo tiene limitaciones dadas por las no idealidades de canal corto y angosto del transistor, así como por el modelado en una tecnología SOI a través de un modelo *bulk*. Sin embargo, el método de cálculo resulta muy útil para entender los compromisos entre los distintos parámetros de desempeño y variables de diseño.

Se logró cumplir con todas las especificaciones propuestas y además se brindan recomendaciones para aumentar la frecuencia de conmutación del elevador de tensión de la siguiente etapa, protecciones para el transistor del oscilador, mejoras en el *ripple* y en la regulación de la salida. Se logró obtener la frecuencia de conmutación de llaves de 100 Hz para la aplicación descrita en el Capítulo 5. Considerando que para algunos casos de aplicación esto puede ser demasiado lento, en la Sección 7.2.3 se proponen las alternativas. Por otro lado, se propone cómo adaptar este circuito a un rango distinto de tensiones de entrada, agregando un capacitor externo. Para el rango de entrada de 20 mV a 50 mV, se verificó que el consumo es despreciable frente a la corriente que entrega la fuente TEG, permitiendo suministrar la mayor parte de la energía a los circuitos que se comanden mediante el *Cold-Start*.

Por otra parte, se compararon los resultados obtenidos con algunos trabajos del estado del arte. Se logró obtener el menor consumo encontrado en el estado del arte. Esto se debe en parte a la arquitectura seleccionada, a la optimización del diseño para el punto de funcionamiento elegido y eventualmente a cuestiones tecnológicas. En particular, en [12] utilizan la misma arquitectura pero no ponen énfasis en la optimización del transistor sino en el diseño del transformador integrado. En [12] utilizan inductores integrados que generan más pérdidas que el transformador externo utilizado en este trabajo. Por último, la arquitectura seleccionada permite obtener mejor relación entre el consumo y el voltaje rectificado.

8.2. Trabajos futuros

Queda pendiente enviar a fabricar el PCB nuevamente con las correcciones necesarias en el transformador. Por otro lado, se podría diseñar un contenedor del PCB con los pines y la fuente TEG accesibles para que esté mas protegido.

Con respecto al nodo, se puede seguir optimizando el código para lograr un consumo aún más bajo manteniendo la misma funcionalidad.

Se propone mejorar el método de cálculo de la amplitud. Se podrían considerar los efectos de canal corto y angosto del transistor, así como también el efecto de la carga en el oscilador y las resistencias internas del transformador.

Lograr que el circuito pueda conmutar las llaves a una frecuencia de 100 kHz, que es de uso más estándar. Para esto, considerar las recomendaciones vistas en la Sección 7.2.3.

Además, para mejorar la eficiencia se pueden agregar otros bloques que permitan una conversión de voltaje más eficiente que el circuito *Cold-Start* diseñado

8.2. Trabajos futuros

pero que no puedan ser utilizados solos ya que requieren de una tensión mayor para poder arrancar. Luego, sería recomendable diseñar una etapa que apague el bloque *Cold-Start* una vez que se alcance el voltaje necesario para hacer arrancar el conversor más eficiente. Otro camino a seguir es realizar el diseño de un regulador de voltaje a la salida del rectificador. Este regulador permite limitar la tensión a la salida y fijarla en el valor necesario para manejar la llave de la siguiente etapa. Además, permitiría tener una salida que no varíe con las fluctuaciones de la fuente TEG y reduzca el consumo innecesario. Esta etapa no eleva la tensión pero permite adaptar el circuito a otras etapas que requieran una salida regulada.

Para tener un circuito más robusto se propone mejorar e implementar un circuito de protección para el transistor. Una posible solución es la presentada en la Sección 7.2.5 del Capítulo 7 en la que se utilizan *Clamps* para limitar el voltaje en el *gate* del transistor.

Se plantea la posibilidad de enviar a fabricar el circuito y medirlo, para verificar el funcionamiento.

Analizar la viabilidad del uso de otra tecnología que cuente con diodos con V_{gamma} menores, reduciendo las pérdidas del rectificador doblador y transistores con tensión de umbral más cercana a cero lo que permitiría arrancar desde voltajes más bajos.

Por último, se propone el estudio y caracterización de otras fuentes de energía, por ejemplo celdas solares y plantas, como fuentes de alimentación alternativas a la celda Peltier.

Esta página ha sido intencionalmente dejada en blanco.

Apéndice A

Método de extracción de los parámetros de transistores

El método se basa en lo descrito en [21], el cual se resume a continuación. En el modelo ACM se puede expresar la corriente de *drain* de la siguiente manera

$$I_D = I_F - I_R = I_S(i_f - i_r), \quad (\text{A.1})$$

donde I_F e I_R son las corrientes *forward* y *reverse*, respectivamente, i_f e i_r son los coeficientes de inversión *forward* y *reverse*, respectivamente, e I_S es la corriente normalizada y tiene la siguiente expresión

$$I_S = \mu n C'_{ox} \frac{U_T^2}{2} \frac{W}{L}, \quad (\text{A.2})$$

con μ la movilidad, n el *slope factor*, C'_{ox} la capacitancia del óxido por unidad de área, U_T el voltaje térmico y W/L el cociente de las dimensiones del transistor. La relación entre V_G , V_S , V_D (con referencia al *bulk*) con los coeficientes de inversión es

$$\frac{V_P - V_{S(D)}}{U_T} = \sqrt{1 + i_{f(r)}} - 2 + \ln(\sqrt{1 + i_{f(r)}} - 1), \quad (\text{A.3})$$

donde el voltaje de *Pinch-off* V_P se puede aproximar por $V_P \approx (V_G - V_T)/n$ con V_T el voltaje de umbral en la condición $V_S = 0$. La característica gm/I_D se puede expresar como

$$\frac{gm}{I_D} = \frac{2}{nU_T(\sqrt{1 + i_f} + \sqrt{1 + i_r})}. \quad (\text{A.4})$$

Para la extracción en particular, se extraen los parámetros n , V_T e I_S usando $V_{SB} = 0$ y $V_{DB} = U_T/2$ realizando una barrida de V_{GB} , y graficando I_D y gm/I_D . Para extraerlos se usan los siguientes datos.

- Si $i_f > 0$ y $i_r > 0$ entonces $(gm/I_D)_{max} = 1/(nU_T)$

Apéndice A. Método de extracción de los parámetros de transistores

- Con $V_{SB} = 0$ y $V_{GB} = V_T$ (lo que significa que $V_P = 0$) se concluye lo siguiente:

$$\frac{V_P - V_S}{U_T} = \mathcal{F}(q'_s) = q'_s + \ln(q'_s) - 1$$

$$V_S = 0 \Rightarrow \mathcal{F}(q'_s) = 0$$

$$\text{Al mismo tiempo } q'_s = 1 \Rightarrow \mathcal{F}(q'_s) = 0$$

$$\text{por lo que } i_f = q'_s(q'_s + 2) \Rightarrow i_f = 3$$

- Con $V_{DS} = U_T$, $V_{SB} = 0$ y $V_{GB} = V_T$, de (A.3) se obtiene $i_r = 2,12$.
- Los valores anteriores de i_f e i_r implican que, según (A.4), $gm/I_D = 0,531/(nU_T)$.
- De la misma manera, de (A.1) se obtiene $I_D = 0,88I_S$.

Entonces los parámetros se extraen de la siguiente manera:

- $n = \frac{1}{U_T(gm/I_D)_{max}}$
- V_T es aquel tal que $\frac{gm}{I_D(V_{GB}=V_T)} = \frac{0,531}{nU_T}$
- $I_S = \frac{I_D(V_{GB}=V_T)}{0,8}$
- $uC'_{ox} = \frac{2LI_S}{WnU_T^2}$.

Apéndice B

Cálculo de frecuencia y condición de oscilación




Figura B.1: Modelo pequeña señal Oscilador Meissner [13]

- g_m : Transconductancia del transistor
- g_{ds} : Conductancia de salida del transistor
- C_g : Capacitancia del *gate* del transistor
- L_p : Inductancia del primario del transformador
- L_s : Inductancia del secundario del transformador
- R_p : Resistencia del primario del transformador
- R_s : Resistencia del secundario del transformador
- C_s : Capacitancia del secundario del transformador

Apéndice B. Cálculo de frecuencia y condición de oscilación

- M : Inductancia mutua del transformador

A partir del modelo de pequeña señal de la Figura B.1 se realizan los siguientes cálculos para la obtención de la frecuencia y condición de oscilación.

Primero se hallan las corrientes por el primario y secundario del transformador

$$i_s = v_{out} C_t s, \quad (B.1)$$

$$i_p = \frac{sM i_s - v_d}{L_p s + R_p}. \quad (B.2)$$

De (B.2) se despeja el valor de v_d , obteniendo

$$\Rightarrow v_d = sM i_s - i_p (L_p s + R_p). \quad (B.3)$$

Luego se aplica Ley de nodos en el circuito de la izquierda de la Figura B.1

$$\frac{sM i_s - v_d}{L_p s + R_p} = v_d g_{ds} + g_m v_{in}, \quad (B.4)$$

de donde

$$v_d \left(g_{ds} + \frac{1}{L_p s + R_p} \right) = \frac{sM i_s}{L_p s + R_p} - g_m v_{in}. \quad (B.5)$$

Sustituyendo (B.1), (B.2) y (B.3) en (B.5) se llega a la siguiente expresión

$$v_{out} \left(s^2 M C_t g_{ds} - \frac{C_t^2 s}{M} + R_s + \frac{1}{C_t s} \right) (L_p s g_{ds} + R_p g_{ds} + 1) = -g_m v_{in} \quad (B.6)$$

Finalmente, a partir de (B.6) se halla la expresión para la ganancia

$$LG = \frac{v_{out}}{v_{in}} = \frac{g_m M s}{(g_{ds}(L_p s + R_p) + 1)(s^2 L_s C_t + R_s C_t s + 1) - s^3 M^2 C_t g_{ds}}. \quad (B.7)$$

Para determinar la frecuencia y condición de oscilación se aplica el criterio de Barkhausen, el cual establece que el módulo de la ganancia tiene que ser igual a 1 a la frecuencia de oscilación ω_{res} .

$$LG = \frac{N(j\omega_{res})}{D(j\omega_{res})} = 1, \quad (B.8)$$

lo que implica

$$N(j\omega_{res}) - D(j\omega_{res}) = 0. \quad (B.9)$$

Se halla la parte real e imaginaria de (B.9), estas son

$$\text{Re}(N(j\omega_{res}) - D(j\omega_{res})) = \omega_{res}^2 (R_s C_t g_{ds} L_p + g_{ds} R_p L_s C_t - g_{ds} R_p + L_s C_t) - 1 = 0 \quad (B.10)$$

$$\text{Im}(N(j\omega_{res}) - D(j\omega_{res})) = \omega_{res} (g_m M + g_{ds} L_p L_s C_t \omega_{res}^2 - g_{ds} R_p R_s C_t - R_s C_t - g_{ds} L_p - \omega_{res}^2 M^2 C_t g_{ds}) = 0 \quad (B.11)$$

De la parte real (B.10) se halla la frecuencia de oscilación

$$\omega_{res}^2 = \frac{1 + g_{ds}R_p}{L_pR_sC_tg_{ds} + g_{ds}R_pL_sC_t + L_sC_t}. \quad (\text{B.12})$$

Considerando $g_{ds} \approx 0$ tenemos que

$$\omega_{res}^2 = \frac{1}{L_sC_t}. \quad (\text{B.13})$$

A partir de la parte imaginaria calculada en (B.11) se halla la condición de oscilación

$$\frac{g_mML_s}{R_sC_t(g_{ds}R_p + 1)L_s + g_{ds}M^2} \geq 1 \quad (\text{B.14})$$

Mediante simulaciones se verifica que la hipótesis $g_{ds} \approx 0$ se cumple.

Esta página ha sido intencionalmente dejada en blanco.

Apéndice C

Lista de Materiales (BOM)

A continuación se presenta la lista de componentes que fueron utilizados en el diseño del PCB.

Componente	Qty	PN	Descripción	Costo unitario en USD
Celda Peltier	1	CP85438	Módulo termoelectrico Peltier $V_{MAX} = 15.4\text{ V}$	23.17
C1	1	CC0603KRX7R9BB102	Capacitor Cerámico SMD 1000 pF 50 V	0.042
C2	1	CC0603KRX7R9BB331	Capacitor Cerámico SMD 330 pF 50 V	0.050
C_{AUX}	1	C0603C105K9PACTU	Capacitor Cerámico SMD 1 μF 6.3 V	0.071
C_{STORE}	1	KR-5R5C474-R	Supercapacitor 470 mF 5.5 V	2.98
C_{VLDO}	1	CL10A225KQ8NNNC	Capacitor Cerámico SMD 2.2 μF 6.3 V	0.045
C_{OUT}	2	T55V477M6R3C0050	Capacitor de Tantalio SMD 470 μF 6.3 V	1.8
C_{IN}	1	T55B227M004C0035	Capacitor de Tantalio SMD 220 μF 4 V	0.81
TF	1	74488540070	Inductor SMD 7.5 μH 1:100 1.9 A	3.56
Pines	7	—	Conectores	1
Jumper	1	QPC02SXGN-RC	Conector de derivación de posiciones	0.092

Tabla C.1: Bill of materials.

El costo total de todos los componentes necesarios para el armado del PCB es 33.62 USD. El costo de fabricar el PCB es 5 USD correspondiente a 10 unidades y el costo del envío 50 USD. Por lo tanto el costo total es 84.12 USD.

Esta página ha sido intencionalmente dejada en blanco.

Apéndice D

Código del Tmote Sky

A continuación se presentan los códigos utilizados para las pruebas del sistema demostrador de cosecha. En estos se intenta minimizar el consumo lo máximo posible.

D.1. project_conf.h

```
#ifndef PROJECT_CONF_H_
#define PROJECT_CONF_H_

/**
 * No uso ciclado de radio (mi código maneja la radio).
 */
#ifdef NETSTACK_CONF_RDC
#undef NETSTACK_CONF_RDC
#endif /* NETSTACK_CONF_RDC */
#define NETSTACK_CONF_RDC nullrdc_driver

/**
 * Redefino UIP_CONF_IPV6_RPL como 0 (desactivo el uso de RPL).
 */
#ifdef UIP_CONF_IPV6_RPL
#undef UIP_CONF_IPV6_RPL
#endif /* UIP_CONF_IPV6_RPL */
#define UIP_CONF_IPV6_RPL 0

/**
 * Redefino UART1_CONF_RX_WITH_DMA en 0 para no usar el DMA y poder usar el LPM3
 */
#define UART1_CONF_RX_WITH_DMA 0
```

Apéndice D. Código del Tmote Sky

```
#endif /* PROJECT_CONF_H_ */
```

D.2. harvey_receiver_sky.c

```
/**
 * @file harvey_receiver_sky.c
 * @author ngammarano
 *
 * Nodo con radio siempre prendida. Recibe mensajes e imprime lo que recibe y
 * la dirección IPv6 del transmisor.
 */

/**
 * Archivos que se precisan incluir.
 * * contiki.h para usar Contiki OS.
 * * stdio.h para la función printf.
 * * simple-udp.h para usar la API de simple UDP.
 * * uip-debug.h para imprimir la dirección IPv6.
 */
#include "contiki.h"
#include "stdio.h"
#include "net/ip/simple-udp.h"
#include "net/ip/uip-debug.h"

/**
 * Definiciones del preprocesador de C.
 */
#define PUERTO_UDP (1234)

/**
 * Declaración de procesos.
 */
PROCESS(proceso_recibir_mensaje, "Recepcion de mensaje");
AUTOSTART_PROCESSES(&proceso_recibir_mensaje);

/**
 * Función de callback de simple UDP.
 */
static void
receiver(struct simple_udp_connection *c,
const uip_ipaddr_t *sender_addr,
uint16_t sender_port,
const uip_ipaddr_t *receiver_addr,
uint16_t receiver_port,
const uint8_t *data,
```

D.3. harvey_sender_sky.c

```
uint16_t datalen)
{
    printf("- Contenido:          %d\n", *data);
    printf("- Direccion de envio: ");
    uip_debug_ipaddr_print(sender_addr);
    printf("\n");
    //printf("3. Direccion del nodo que recibe: ");
    //uip_debug_ipaddr_print(receiver_addr);
    //printf("\n");
}

/**
 * Proceso en el cual el nodo recibe mensajes.
 */
PROCESS_THREAD(proceso_recibir_mensaje, ev, data)
{
    // defino una conexion de simple UDP
    static struct simple_udp_connection conexion_de_broadcast;

    PROCESS_BEGIN(); // inicializo el proceso

    simple_udp_register(&conexion_de_broadcast, PUERTO_UDP, NULL,
        PUERTO_UDP, receiver); // registro la conexión de simple UDP

    while(1) {
        PROCESS_YIELD();
    }

    PROCESS_END(); // finalizo el proceso
}
```

D.3. harvey_sender_sky.c

```
/**
 * @file   harvey_sky.c
 * @author ngammarano
 *
 * Nodo con radio siempre apagada. Se despierta cada un cierto tiempo
 * configurable y envía un mensaje. Prende la radio solamente para enviar el
 * mensaje.
 */

/**
 * Archivos que se precisan incluir.
 * * contiki.h para usar Contiki OS.
```

Apéndice D. Código del Tmote Sky

```
* * stdio.h para la función printf.
* * cc2420.h para prender/apagar la radio cc2420.
* * simple-udp.h para usar la API de simple UDP.
*/
#include "contiki.h"
#include "stdio.h"
#include "dev/cc2420/cc2420.h"
#include "dev/cc2420/cc2420.c"
#include "net/ip/simple-udp.h"
#include "dev/cc2420/cc2420_const.h"

/**
 * Definiciones del preprocesador de C.
 */
#define TIEMPO_ENTRE_MENSAJES_EN_S    (180)
#define IMPRIMIR                      (0)
#define TIEMPO_IMPRIMIR_ENERGEST_EN_S (10 * TIEMPO_ENTRE_MENSAJES_EN_S)
#define NUMERO_DE_RETRANSMISIONES    (2)
#define TIEMPO_ENTRE_MENSAJES        (TIEMPO_ENTRE_MENSAJES_EN_S * CLOCK_SECOND)
#define TIEMPO_IMPRIMIR_ENERGEST      (TIEMPO_IMPRIMIR_ENERGEST_EN_S * CLOCK_SECOND)
#define PUERTO_UDP                    (1234)

/**
 * Declaración de procesos.
 */
PROCESS(proceso_enviar_mensaje, "Envio de mensaje");
#if IMPRIMIR
PROCESS(proceso_imprimir_energgest, "Imprimo tiempos de Energgest");
AUTOSTART_PROCESSES(&proceso_enviar_mensaje, &proceso_imprimir_energgest);
#else /* IMPRIMIR */
AUTOSTART_PROCESSES(&proceso_enviar_mensaje);
#endif /* IMPRIMIR */

/**
 * Proceso en el cual el nodo envía un mensaje cada un cierto tiempo
 * configurable.
 */
PROCESS_THREAD(proceso_enviar_mensaje, ev, data)
{
    // defino una conexión de simple UDP
    static struct simple_udp_connection conexion_de_broadcast;
    // dirección IPv6 a la cual enviar el mensaje
    static uip_ipaddr_t addr;
    // timer para enviar mensajes
    static struct etimer timer_mensaje;
```

D.3. harvey_sender_sky.c

```
// variable para almacenar el número de mensaje
static unsigned int numero_de_secuencia = 0;
// índice para retransmitir mensajes
static uint8_t index = 0;

PROCESS_BEGIN(); // inicializo el proceso

cc2420_off(); // apago la radio

/*Pongo la Flash externa en deep power-down mode*/
#define SPI_FLASH_INS_DP 0xB9
static int s;
s = splhigh();
SPI_FLASH_ENABLE();

SPI_WRITE_FAST(SPI_FLASH_INS_DP);
SPI_FLASH_DISABLE();
splx(s);

simple_udp_register(&conexion_de_broadcast, PUERTO_UDP, NULL, PUERTO_UDP
, NULL); // registro la conexión de simple UDP
etimer_set(&timer_mensaje, TIEMPO_ENTRE_MENSAJES); // configuro el timer
// configuro la dirección IPv6 a la cual enviar el mensaje: broadcast
uip_create_linklocal_allnodes_mcast(&addr);

while(1) { // espero hasta que interrumpa el event timer
    PROCESS_WAIT_EVENT_UNTIL(etimer_expired(&timer_mensaje));

    #if IMPRIMIR
        printf("Enviando %u\n", numero_de_secuencia);
    #endif /* IMPRIMIR */
    //cc2420_on(); // prendo la radio
    cc2420_init();
    for (index = 0; index < NUMERO_DE_RETRANSMISIONES; index++) {
        simple_udp_sendto(&conexion_de_broadcast, &numero_de_secuencia,
            sizeof(numero_de_secuencia), &addr); // envío el mensaje
    }
    cc2420_off(); // apago la radio
    numero_de_secuencia++; // incremento el número de secuencia

    etimer_reset(&timer_mensaje); // reseteo el timer
}

PROCESS_END(); // finalizo el proceso
```

Apéndice D. Código del Tmote Sky

```
}

#if IMPRIMIR
/**
 * Proceso que imprime los tiempos de Energest cada un cierto tiempo
 * configurable.
 */
PROCESS_THREAD(proceso_imprimir_energest, ev, data) {
    static struct etimer energest_timer;

    PROCESS_BEGIN();

    etimer_set(&energest_timer, TIEMPO_IMPRIMIR_ENERGEST);

    while (1) {
        PROCESS_WAIT_EVENT_UNTIL(etimer_expired(&energest_timer));
        printf("LPM: %ld, CPU: %ld, LISTEN: %ld, TX: %ld, IRQ: %ld\n",
            energest_type_time(ENERGEST_TYPE_LPM),
            energest_type_time(ENERGEST_TYPE_CPU),
            energest_type_time(ENERGEST_TYPE_LISTEN),
            energest_type_time(ENERGEST_TYPE_TRANSMIT),
            energest_type_time(ENERGEST_TYPE_IRQ));
        etimer_reset(&energest_timer);
    }

    PROCESS_END();
}
#endif /* IMPRIMIR */
```

También se editan los siguientes archivos de Contiki:

`$(CONTIKI)/platform/sky/contiki-sky-main.c:`

```
100     #define DEBUG 1
.
.
.
166     PRINTF("Starting");
.
168     PRINTF(" '%s'", (*processes)->name);
```

Además se comentan las líneas 180, 205, 210, 218, 221, 250 y 363.

`$(CONTIKI)/dev/cc2420/cc2420.c:`

```
517     static void
```

106

D.3. harvey_sender_sky.c

```
518     on(void)
519     {
520         strobe(CC2420_SX0SCON);
521         wait_for_status(BV(CC2420_XOSC16M_STABLE));
522         if(!poll_mode) {
523             .
524             .
525             .
550     strobe(CC2420_SX0SCOFF);
```

Esta página ha sido intencionalmente dejada en blanco.

Referencias

- [1] C. devices, “Peltier module.” CP85438, 10 2019. Rev. 1.06.
- [2] S. S. Siouane, S. Jovanovic, and P. Poure, “Equivalent electrical circuits of thermoelectric generators under different operating conditions,” *Energies*, vol. 10, p. 386, 03 2017.
- [3] A. Devices, “Ultralow voltage step-up converter and power manager.” LTC3108 Datasheet, 2019.
- [4] A. Devices, “LTC3108EDE - LTC3108EDE-1 ultralow voltage step-up converter and power manager.” Demo Circuit 1582B quick start guider, 2010.
- [5] D. Yoon, T. Jang, D. Sylvester, and D. Blaauw, “A 5.58 nW crystal oscillator using pulsed driver for real-time clocks,” *IEEE Journal of Solid-State Circuits*, vol. 51, no. 2, pp. 509–522, 2016.
- [6] “Single junction gallium arsenide photovoltaic product.” Alta Devices, 4 2018.
- [7] C. J. Love, S. Zhang, and A. Mershin, “Source of sustained voltage difference between the xylem of a potted ficus benjamina tree and its soil,” *PLOS ONE*, vol. 3, pp. 1–5, 08 2008.
- [8] B.-M. Lim, J.-I. Seo, and S.-G. Lee, “A colpitts oscillator-based self-starting boost converter for thermoelectric energy harvesting with 40-mV startup voltage and 75 % maximum efficiency,” *IEEE Journal of Solid-State Circuits*, vol. 53, no. 11, pp. 3293–3302, 2018.
- [9] S. Bose, T. Anand, and M. L. Johnston, “Integrated cold start of a boost converter at 57 mV using cross-coupled complementary charge pumps and ultralow-voltage ring oscillator,” *IEEE Journal of Solid-State Circuits*, vol. 54, no. 10, pp. 2867–2878, 2019.
- [10] R. L. Radin, M. Sawan, C. Galup-Montoro, and M. C. Schneider, “A 7.5-mV-input boost converter for thermal energy harvesting with 11-mV self-startup,” *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 67, no. 8, pp. 1379–1383, 2020.
- [11] M. B. Machado, F. Nornberg, M. Sawan, C. Galup-Montoro, and M. C. Schneider, “Analysis and design of the dickson charge pump for sub-50 mV energy harvesting,” *Microelectronics Journal*, vol. 90, pp. 253–259, 2019.

Referencias

- [12] P. Garcha, D. El-Damak, N. Desai, J. Troncoso, E. Mazotti, J. Mullenix, S. Tang, D. Trombley, D. Buss, J. Lang, and A. Chandrakasan, "A 25 mV-startup cold start system with on-chip magnetics for thermal energy harvesting," in *ESSCIRC 2017 - 43rd IEEE European Solid State Circuits Conference*, pp. 127–130, 2017.
- [13] P. Garcha, "Fully integrated ultra low voltage cold start system for thermal energy harvesting .," Master's thesis, 01 2016.
- [14] N. Jaziri, A. Boughamoura, J. Müller, B. Mezghani, F. Tounsi, and M. Ismail, "A comprehensive review of thermoelectric generators: Technologies and common applications," *Energy Reports*, vol. 6, pp. 264–287, 2020. SI:Energy Storage - driving towards a clean energy future.
- [15] Keysight, *Keysight Technologies 34410A and 34411A Multimeters*.
- [16] moteiv, *Tmote sky, Ultra low power IEEE 802.15.4 compliant wireless sensor module*, 11 2006.
- [17] <https://www.pcbway.es>.
- [18] F. Alvez, A. Rios, and M. Urquiola, "Wecartor - wearable cardiac monitor," *Universidad de la Republica (Uruguay). Facultad de Ingenieria. IIE*, jul 2021.
- [19] M. Daliri and M. Maymandi-Nejad, "Analytical model for cmos cross-coupled lc-tank oscillator," *Circuits, Devices & Systems, IET*, vol. 8, pp. 1–9, 01 2014.
- [20] M. C. Schneider and C. Galup-Montoro, *CMOS Analog Design Using All-Region MOSFET Modeling*. Cambridge University Press, 2010.
- [21] M. Siniscalchi, N. Gammarano, S. Bourdel, C. Galup-Montoro, and F. Silveira, "Modeling a nanometer fd-soi transistor with a basic all-region mosfet model," in *2020 IEEE Latin America Electron Devices Conference (LAEDC)*, pp. 1–4, 2020.
- [22] J.-P. Colinge, *Silicon-on-Insulator Technology*, ch. 4. Springer Science+Business Media New York, 2004.
- [23] S. S. Gabriel Kittler, "Webinar - benefits and trade-offs of soi designs for applications up to 200 v," 2012.
- [24] E. Vittoz, "Basic analog layout techniques." https://www.researchgate.net/publication/294580407_Basic_Analog_Layout_Techniques, 08 2015.

Índice de tablas

1.1. Características de los distintos circuitos de cosecha de energía. Aclaración: V_{IN} es el voltaje de arranque en frío, no el voltaje al que puede funcionar en régimen. La eficiencia de [10], [8], se refiere al circuito completo. La eficiencia de [12] se calcula sin carga.	8
2.1. Regulación de voltaje a la salida mediante los pines VS1 y VS2. . .	15
2.2. Para cada tensión continua V_{IN} , se dan los valores pico a pico de V_{C1} y V_{C2} , obtenidos con resistencia de carga $R_L = 480\text{ k}\Omega$. Para todos los casos $V_{OUT} = 3.3\text{ V}$. El valor de continua de V_{C1} es siempre 0 y el de V_{C2} es tal que la señal no toma valores negativos. TEG se refiere a la celda Peltier, WG se refiere al generador de señales del <i>Analog Discovery</i>	17
2.3. Para cada tensión continua V_{IN} , se dan los valores pico a pico de V_{C1} y V_{C2} , obtenidos con resistencia de carga $R_L = 1.02\text{ M}\Omega$. Para todos los casos $V_{OUT} = 3.3\text{ V}$. El valor de continua de V_{C1} es siempre 0 y el de V_{C2} es tal que la señal no toma valores negativos. TEG se refiere a la celda Peltier, WG se refiere al generador de señales del <i>Analog Discovery</i>	17
3.1. Consumos en situaciones de interés. El pico máximo fue obtenido de la hoja de datos en [16], los demás son obtenidos experimentalmente con el código del Apéndice D.	31
4.1. Regulación de Voltaje a la salida mediante los pines VS1 y VS2 para el LTC3108-1.	34
4.2. Valores de los diferentes componentes del circuito, compatibles con voltajes de salida de 3 V y 4.5 V.	37
4.3. Valores obtenidos con resistencia de carga igual a $480\text{ k}\Omega$ y con la fuente TEG de entrada. $V_{OUT} = 3\text{ V}$ para todos los casos.	40
4.4. Valores obtenidos con resistencia de carga igual a $1.02\text{ M}\Omega$ y con la fuente TEG de entrada. $V_{OUT} = 3\text{ V}$ para todos los casos.	40
4.5. Valores obtenidos en vacío (resistencia infinita). $V_{OUT} = 3\text{ V}$ para todos los casos.	42

Índice de tablas

4.6. Mínimo voltaje posible a la entrada para diferentes resistencias. Para obtener el valor se toma como criterio que el voltaje a la salida del LTC3108 no debe disminuir respecto al valor nominal, esto es $V_{OUT} = 3\text{ V}$	42
6.1. Errores en porcentaje de las señales de la Figura 6.13	62
6.2. Transistores disponibles de la tecnología.	65
6.3. Se observan los transformadores comerciales con los que se simuló. En todos los casos se tomaron en cuenta las resistencias internas. Los casos que no se indica voltaje a la salida (V_{OUT}) es porque el voltaje cae y no puede alimentar la carga que introduce las etapas del rectificador y el modelo de llaves.	71
6.4. Resultados de simulación sin protección para varios voltajes de entrada, v_{Diodo} se refiere al voltaje en bornes a los diodos. v_{osc} corresponde a la amplitud de oscilación, V_{RECT} es la amplitud rectificada. El circuito simulado es el que incluye oscilador, rectificador y el modelo de las llaves de control	73
6.5. Punto de diseño, se presentan componentes externos e internos. . .	74
6.6. Parámetros del transistor nn5 elegido en el diseño.	74
7.1. Comparación de resultados para esquemático y los distintos corners. Caso típico con entrada 20 mV. WP se refiere al transistor NMOS rápido y diodos con capacitancia baja. WS se refiere a transistor NMOS lento y diodos con capacitancia alta.	86
7.2. Comparación de resultados para distintos valores de entrada. Datos obtenidos a partir del extraído del <i>layout</i> . V_{IN} es la tensión a la entrada, V_{osc} la amplitud de la señal de salida del oscilador, V_{RECT} la salida del rectificador doblador de tensión, f la frecuencia del oscilador, I_{INpico} el pico máximo de corriente a la entrada, I_{IN} la corriente promedio a la entrada del circuito, P_{IN} la potencia que consume el circuito sin carga y P_{OUT} la potencia entregada a la carga	87
7.3. Comparación de los resultados obtenidos en este trabajo con los estudiados en la Sección 1.4.2. Todos los valores son para V_{IN} mínimo si no indica lo contrario. Los valores de [3] son del circuito completo. (*) Los resultados presentados en [13] son con un transformador externo y únicamente del oscilador del circuito <i>Cold-Start</i> sin carga. (**) Resultados experimentales tomados de [13] para el oscilador de [3] sin carga. (***) La potencia de entrada se mide durante el arranque, con la carga de la siguiente etapa. Solo se reportan datos de carga para [11]. NR: No reportado.	88
C.1. Bill of materials.	99

Índice de figuras

1.1. Arquitectura del circuito de cosecha presentado en [10]	4
1.2. Arquitectura del circuito de cosecha presentado en [8]	5
1.3. Bloques del circuito Cold-Start presentado en [8].	5
1.4. Arquitectura del circuito de cosecha presentado en [12].	6
1.5. Primera de etapa del CS implementado en [12].	6
1.6. Arquitectura utilizada en [9] para cosechar energía	7
2.1. Diagrama esquemático del kit de evaluación. Fuente: Datasheet DC1582B [4].	14
2.2. Diagrama circuito de demostración 1582B.	16
2.3. Parte del esquemático del LTC3108, implementación de la etapa de entrada, que incluye un oscilador Meissner seguido de un rectificador.	18
2.4. Medidas de tensiones en puntos de interés para el caso $R = 480\text{ k}\Omega$, $V_{in} = 43\text{ mV}$, Wavegen.	19
3.1. Generador termoelectrico. Fuente: Datasheet [1]	22
3.2. Estructura interna de un generador termoelectrico basico. Fuente: [14]	22
3.3. Modelo del generador termoelectrico utilizado para calcular el coeficiente de Seebeck α y la resistencia interna R_{int} . Fuente: [2]	23
3.4. Circuito final implementado para la obtención de datos	24
3.5. Esquema del experimento realizado. A la izquierda se ve una vista desde arriba y a la derecha una vista lateral.	25
3.6. Voltaje entregado por la celda Peltier en función de la diferencia de temperatura aplicada en ambos lados de la celda con una carga de $R_L = 200\text{ k}\Omega$. En color rojo se presentan los datos del primer experimento, en azul y celeste se presentan los datos de repeticiones efectuadas en distintos días. En ambos casos se muestra la aproximación de los puntos por mínimos cuadrados	26
3.7. Voltaje entregado por la celda Peltier en función de la diferencia de temperatura aplicada en ambos lados de la celda con una carga de $R_L = 6.2\text{ }\Omega$. En color rojo los datos del primer experimento y en azul del segundo experimento. En ambos casos se muestra la aproximación de los puntos por mínimos cuadrados	27

Índice de figuras

3.8. Variación de la temperatura del baño a temperatura ambiente. Los datos de la derecha corresponden al experimento con una resistencia de $200\text{ k}\Omega$ y los de la izquierda a 6.2Ω . Se aproximaron los datos por una exponencial.	28
3.9. Voltaje entregado por la celda Peltier en función de la diferencia de temperatura aplicada en ambos lados de la celda en circuito abierto. En todos los casos se muestra la aproximación de los puntos por mínimos cuadrados, los distintos colores representan diferentes instancias del experimento.	29
3.10. Potencia entregada por la celda Peltier para las distintas resistencias de carga R_L . Las curvas roja y azul fueron obtenidas el mismo día.	30
4.1. Esquemático circuito demostrador de cosecha. Fuente: [3]	34
4.2. Esquemático del PCB en Eagle	38
4.3. Diseño final del PCB, estas figuras no son las que se enviaron a fabricar, presentan un pequeño cambio que corrige un error en las conexiones del transformador el cual se menciona en 4.3	39
4.4. En (a) se presenta el PCB fabricado y en (b) con los componentes soldados y el arreglo de las conexiones del transformador.	40
4.5. Medidas de tensiones en puntos de interés para el caso $R = 480\text{ k}\Omega$, $V_{in} = 43\text{ mV}$, Wavegen	41
4.6. Sistema demostrador de cosecha	43
4.7. En (a) se observa la carga del capacitor C_{STORE} , esta decrece con cada transmisión. En (b) se observan los mensajes recibidos en el segundo nodo.	44
5.1. Diagrama de bloques del sistema de cosecha de energía.	48
5.2. Sistema completo de cosecha de energía.	48
6.1. Diagrama de bloques circuito completo con los bloques oscilador y rectificador.	51
6.2. Esquemático de circuito a diseñar.	52
6.3. Oscilador Meissner. Fuente: [13]	53
6.4. Modelo pequeña señal Oscilador Meissner. Fuente [13]	53
6.5. Modelos Meissner considerados: a la izquierda Meissner de [12], a la derecha Meissner de [3]	54
6.6. Arquitectura de rectificador	54
6.7. En (a) se presenta una simulación en LTSpice para análisis cualitativo del comportamiento del circuito rectificador para el transitorio de arranque. Se marcan con línea punteadas las zonas en las que los diodos D1 y D2 están conduciendo. En (b) y (c) se observan las situaciones de conducción de los diodos. En rojo se muestra el camino de la corriente.	55
6.8. Oscilador Meissner. Fuente: [13]	56
6.9. Circuito utilizado para el cálculo de la impedancia vista desde el <i>drain</i> del transistor del oscilador Meissner.	57

6.10. Diagrama de bloques del circuito completo. Los capacitores C_g y C_d modelan la capacitancia total en el nodo respectivo. En negro se recuadran los componentes integrados.	58
6.11. Flujo de diseño del código implementado en Python.	60
6.12. Gráfica de extracción de parámetros para transistor nm5 para $W = 24\mu\text{m}$ y $L = 3\mu\text{m}$	61
6.13. Comparación entre valores simulados y calculados teóricamente de i_D y v_G	62
6.14. Comparación de las curvas de corriente por el transistor en función del voltaje de <i>gate</i> , calculadas con el modelo ACM y en simulación, para dos transistores nm5 de tamaño $W = 70\mu\text{m}$, $L = 10\mu\text{m}$ y $W = 1\mu\text{m}$, $L = 1\mu\text{m}$	64
6.15. Variación de parámetros de un transistor de dimensiones W y L	66
6.16. Amplitud de oscilación y ampliación en área de interés	68
6.17. Corriente y relación de aspecto para distintos tamaños del transistor	69
6.18. Corriente en función de la amplitud, caso de $V_{IN} = 20\text{ mV}$. Se observa el compromiso entre el consumo y la amplitud de oscilación.	70
6.19. Cambio de rango de entrada con varios capacitores	70
6.20. Esquemático del rectificador doblador de tensión	70
6.21. Corriente vs voltaje para diferentes diodos de la tecnología. En línea punteadas se muestran las curvas de los diodos descartados y la sólida corresponde al del elegido.	71
6.22. Diseño de diodo con transistores	72
6.23. Esquemático de la protección que se conecta a la salida del rectificador doblador de tensión. Protege a los diodos de tensiones altas.	73
6.24. Transistor SOI Grueso. Fuente: [23].	75
6.25. Layout del circuito integrado con pads. En líneas punteadas se presenta el layout del diseño integrado, Largo= $830\mu\text{m}$, Ancho= $640\mu\text{m}$	77
6.26. Layout de cada bloque del circuito integrado.	78
7.1. Esquemático circuito completo. En negro se recuadran los componentes integrados.	80
7.2. Simulación del circuito completo extraído con $V_{IN} = 20\text{ mV}$. En (a) el transitorio del arranque y en (b) el régimen.	80
7.3. Voltaje a la salida del oscilador (V_{osc}), en (a) simulación con esquemático vs. simulación con extraído. Caso típico, $V_{IN} = 20\text{ mV}$, en (b) simulación de circuito extraído para distintos casos de V_{IN} , en (c) comparación de las simulaciones de los <i>corners</i> para $V_{IN} = 20\text{ mV}$	81
7.4. Voltaje a la salida del rectificador, en (a) simulación con esquemático vs. simulación con extraído. Caso típico, $V_{IN} = 20\text{ mV}$, en (b) extraído variando V_{IN} , en (c) comparación de <i>corners</i> , $V_{IN} = 20\text{ mV}$	83
7.5. Corriente de entrada al circuito para distintos valores de voltaje de entrada.	85

Índice de figuras

7.6. Actuación protección con $V_{in}=100\text{ mV}$, se presentan los valores de las señales V_g , el voltaje rectificada y el voltaje del diodo vertical sin protección (SP) y con protección (CP).	86
B.1. Modelo pequeña señal Oscilador Meissner [13]	95

Esta es la última página.
Compilado el lunes 13 diciembre, 2021.
<http://iie.fing.edu.uy/>

Diseño de un circuito integrado Cold-Start basado en un Oscilador Meissner para ultra baja tensión.

Sofía Boselli
Instituto de Ingeniería Eléctrica
Facultad de Ingeniería Udelar
Montevideo, Uruguay
sofia.boselli@fing.edu.uy

Romina Gaudio
Instituto de Ingeniería Eléctrica
Facultad de Ingeniería Udelar
Montevideo, Uruguay
romina.gaudio@fing.edu.uy

María Pía Grilli
Instituto de Ingeniería Eléctrica
Facultad de Ingeniería Udelar
Montevideo, Uruguay
maria.grilli@fing.edu.uy

Fernando Silveira
Instituto de Ingeniería Eléctrica
Facultad de Ingeniería Udelar
Montevideo, Uruguay
silveira@fing.edu.uy

Mariana Siniscalchi
Instituto de Ingeniería Eléctrica
Facultad de Ingeniería Udelar
Montevideo, Uruguay
msiniscalchi@fing.edu.uy

Abstract—Se diseña un circuito integrado *Cold-Start* que implementa un elevador de tensión utilizando la tecnología XT018 que es del tipo SOI. El integrado debe ser alimentado con una TEG, con diferencias de temperatura de hasta 15 °C. Como especificación de salida se tiene un voltaje mínimo de 1.2 V cuando la entrada es 20 mV, para disponer de la tensión necesaria para controlar un conversor elevador que conmute a 100 Hz con una capacitancia de entrada $C_{boost} = 5 \text{ pF}$ lo que corresponde a una potencia de 0.720 nW. La arquitectura del circuito *Cold-Start* consiste de un oscilador Meissner y un rectificador doblador de tensión. Se desarrolla un método iterativo de cálculo de la amplitud de salida del oscilador Meissner, válido en todos los niveles de inversión y zonas de funcionamiento (ACM). El diseño de los bloques se basa en los resultados del método y en simulaciones en Cadence. Finalmente, se realiza el *layout* y las simulaciones de los circuitos extraídos.

Index Terms—TEG, Cold-Start, Oscilador, Rectificador. Amplitud

I. INTRODUCCIÓN

Actualmente muchos de los dispositivos electrónicos de bajo consumo se alimentan de baterías. Para prolongar la vida útil de las baterías, en algunas aplicaciones es posible “cosechar la energía” a partir de fuentes disponibles en el entorno, como células fotovoltaicas o generados termoeléctricos (TEG).

Los circuitos de cosecha necesitan un sistema de arranque en frío, Cold-Start (CS) para arrancar de voltajes ultra bajos. En la Figura 1 se presentan los bloques que componen un sistema de cosecha.

Todos los papers analizados arrancan con voltajes del orden de los mV. Se componen de una etapa de CS, etapas de charge-pump y otra etapa de boost converter. En [1] y [2] implementan un oscilador de anillo con transistor cero-VT. En [2] también utilizan tres etapas Dickson charge pump. El circuito implementado en [3] consiste de un bloque de start-up basado en un oscilador Colpitts seguido de un multiplicador. Por otro lado, [4] propone un CS con transformador on-chip de dos etapas, un oscilador Meissner seguido de un rectificador




Fig. 1. Bloques del circuito de cosecha

y un convertor DC-DC. En [5] utilizan un oscilador en anillo, un generador de pulso de reloj y un multiplicador de voltaje.

II. ARQUITECTURA

En este trabajo se presenta un circuito CS, capaz de funcionar en un rango de tensión de entrada de 20 mV a 90 mV que consiste en un oscilador Meissner con transformador externo y un rectificador doblador de tensión. En la Figura 2 se presenta el esquemático del circuito de diseño.




Fig. 2. Esquemático de circuito a diseñar.

III. OSCILADOR MEISSNER

Para el oscilador Meissner descrito en [4], a partir del modelo en pequeña señal del oscilador Meissner se obtiene la frecuencia y condición de oscilación.

A. Método de diseño

El método se basó en [8]. En el presente trabajo la amplitud de oscilación en el *gate* del transistor (V_{gs}) es una señal sinusoidal que toma valores que hacen pasar al transistor por todas las regiones de inversión (debil, moderada, fuerte). Por lo que se utilizó el modelo ACM [7] del transistor que es válido en todas las regiones de inversión y de trabajo del transistor (lineal y saturación).

Se desarrolló un proceso iterativo convergente, con (v_{gs}) como semilla y los parámetros del transistor, los capacitores (C_g y C_d) y los parámetros del transformador, como entradas. Se aproximan los voltajes de *gate* y *drain* del transistor por una serie de Fourier de primer orden, despreciando el término del seno por ser funciones simétricas

$$v_G = V_G + v_g \cos(\omega t), \quad (1)$$

$$v_D = V_D - v_d \cos(\omega t). \quad (2)$$

Se cumple que

$$v_g = v_d N, \quad (3)$$

$$V_G = V_D = V_{IN}. \quad (4)$$

en donde N refiere a la relación de vueltas del transformador.

La impedancia vista Z desde el *drain* del transistor es

$$Z = \frac{-sM^2 + (R_p + L_p s)(L_s + R_s + \frac{1}{C_g})}{-C_d s^3 M^2 + (C_d s(R_p + L_p s) + 1)(L_s + R_p + \frac{1}{C_g s})} // \frac{1}{g_{ds}} \quad (5)$$

La expresión (5) tiene en cuenta la conductancia g_{ds} , la capacitancia de *gate* del transistor C_g , la capacitancia en el *drain* C_d y el modelo de pequeña señal del transformador (L_p , L_s , R_p , R_s y M). Como el transformador es externo se consideran las capacitancias parásitas (C_g y C_d) de interconexión con el integrado. Z es real por estar a la frecuencia de oscilación.

Con los valores de Z y el primer armónico de la corriente por el transistor, aplicando Ley de Ohm se obtiene

$$v_d = -i_d Z, \quad (6)$$

$$v_g = Z i_d N, \quad (7)$$

siendo i_d la corriente por el *drain* del transistor.

Se obtienen las corrientes de *forward* i_F y *reverse* i_R a partir de los coeficientes de inversión i_f e i_r [7].

$$i_{f(r)} = q_{s(d)}(q_{s(d)} + 2), \quad (8)$$

$$I_S = \frac{1}{2} n S \mu C'_{ox} U_T^2, \quad (9)$$

$$i_{F(R)} = i_{f(r)} I_S, \quad (10)$$

$$i_D = i_F - i_R, \quad (11)$$

donde q_s y q_d son la densidad de carga de inversión en el *source* y en el *drain*, respectivamente, n el factor de pendiente, U_T el voltaje térmico, μ la movilidad efectiva, $S = \frac{W}{L}$ la relación de aspecto y C'_{ox} la capacitancia del óxido del *gate* por unidad de área.

La densidad de carga de inversión se obtiene resolviendo la ecuación implícita

$$\frac{v_P - v_{S(D)}}{U_T} = \mathcal{F}(q_{s(d)}) = q_{s(d)} - 1 + \ln q_{s(d)} \quad (12)$$

que relaciona la carga con el voltaje de *Pinch-off*

$$v_P = \frac{v_G - v_t}{n}, \quad (13)$$

y los voltajes de *drain* y *source* del transistor, siendo v_t la tensión de umbral. Para resolver la ecuación (12) se genera una *look-up table* de valores de $\mathcal{F}(q)$ obtenidos de un rango de valores de q espaciados logarítmicamente.

Por lo tanto, obteniendo q de la *look-up table*, y luego los coeficientes de inversión de (8), se calcula i_D de la ecuación (11).

Para $N = 1$, se calculan los coeficientes de Fourier del primer armónico de la corriente de *drain*. Con esto se puede expresar la corriente de *drain* de la forma

$$i_D = a_0 + \sum_{n=1}^{\infty} a_n \cos(n\omega t), \quad (14)$$

despreciando el segundo armónico de la corriente de *drain* en adelante. Esro se verifica en simulación pero es razonable ya que el transformador actúa como filtro. Por lo tanto, se halla el voltaje de *gate* como:

$$a_{1VG} = Z a_1 N, \quad (15)$$

siendo a_1 la amplitud de oscilación. Con este valor se itera para converger a la solución.

Para implementar el proceso de cálculo presentado, se utilizó *Python*.

Para cada ancho W y largo L se extrae la tensión de umbral (V_T), el *Slope Factor* (n), el parámetro $\mu.Cox$ e I_S siguiendo el método de [10].

B. Espacio de diseño




Fig. 3. Amplitud de oscilación. $V_{IN} = 20$ mV, $L > 7 \mu m$ y $W > 50 \mu m$. Para valores de L menores el método no converge y para W menores no se cumple la condición de oscilación.

Se aplica el método para un rango de tamaños de transistor y luego se ajusta en simulación con las cargas de las siguientes




Fig. 4. Relación entre la amplitud de la oscilación y la corriente de drain

etapas. En la Figura 3 se presenta la variación de la amplitud de oscilación respecto a su largo L y ancho W .

Por los voltajes de ruptura del transistor y de los diodos del rectificador el rango de voltajes de entrada es limitado. Para maximizar el tamaño del rango de entrada se busca obtener 1.2 V a la salida del rectificador en el valor mínimo del rango (20 mV), lo que equivale a una amplitud en v_g de entre 0.9 V y 1.3 V. La relación de aspecto influye directamente en el valor de la corriente de *drain* ya cuanto mayor es la corriente mayor es la amplitud como se observa en la Figura 4, y aumenta al aumentar S , consistentemente con (10).

Existe un compromiso entre el consumo y la amplitud como se ve en la ecuación (7) y se ilustra en la Figura 4, donde los pares de valores W y L para los que hay oscilación cumplen $8 \mu\text{m} \leq L \leq 40 \mu\text{m}$ y $50 \mu\text{m} \leq W \leq 100 \mu\text{m}$.

IV. RECTIFICADOR DOBLADOR DE TENSIÓN

El esquemático del rectificador se puede observar en la Figura 2. La configuración funciona como un duplicador de tensión permitiendo aumentar la tensión a la salida.

A. Selección de diodos

Dentro de los módulos disponibles de la tecnología XT018, se estudia en simulación la curva corriente-voltaje de los diodos que se pueden utilizar. Se busca una tensión de umbral pequeña para minimizar la caída de tensión a la salida del rectificador y tensión de ruptura mayor a la tensión en bornes del diodo. Se selecciona el diodo dfwdn5 que presenta V_γ más pequeño con resistencia de conducción más chica.

B. Selección de capacitores

Los capacitores afectan el voltaje de *ripple* a la salida del rectificador e imponen un límite respecto a la máxima frecuencia de conmutación de la siguiente etapa. Se realiza la simulación del circuito completo con carga (la que corresponde al modelo de las llaves) y se busca el menor capacitor que permite cumplir con un *ripple* $< 10\%$ para el mayor voltaje de entrada especificado (90 mV).

V. PUNTO DE DISEÑO

Luego de este análisis del espacio de diseño y las simulaciones se decide por el punto de diseño presentado en la Tabla I.

Nombre	Componente	Valor
M1	nn5	$W = 24 \mu\text{m}$ $L = 3 \mu\text{m}$
C1	csandwt3	$C = 10 \text{ pF}$
C2	csandwt3	$C = 50 \text{ pF}$
D1	dfwdn5	$W = 2 \mu\text{m}$ $L = 1 \mu\text{m}$
D2	dfwdn5	$W = 2 \mu\text{m}$ $L = 1 \mu\text{m}$
LS-LP	SMD Inductor Array	$N = 1:100$ $R_P = 85 \text{ m}\Omega$ $R_S = 205 \Omega$
Pads	APNR01PC	$R = 100 \text{ Ohm}$
Dp1	dpp6	$W = 2 \mu\text{m}$ $L = 1 \mu\text{m}$
Dp2	dfwdn5	$W = 2 \mu\text{m}$ $L = 1 \mu\text{m}$
Dp3	dfwdn5	$W = 2 \mu\text{m}$ $L = 1 \mu\text{m}$

TABLE I

PUNTO DE DISEÑO, SE PRESENTAN COMPONENTES EXTERNOS E INTERNOS.




Fig. 5. Voltaje a la salida del oscilador (V_{osc}), simulación del circuito extraído para distintos casos de V_{IN}

VI. LAYOUT

La tecnología utilizada es la XT-018 del tipo “Silicon On Insulator” (SOI) [6]. Se diseña el layout del circuito completo y se obtiene un integrado de $830 \mu\text{m} \times 640 \mu\text{m}$, siendo los capacitores los componentes que mayor área ocupan.

VII. SIMULACIONES Y ANÁLISIS DE RESULTADOS

Se presentan las simulaciones del extraído del circuito completo con una carga que simula la conmutación de dos llaves alternando a una frecuencia de 100 Hz y con un capacitor de entrada de 5 pF.

En la Figura 5 se presenta el voltaje a la salida del oscilador y en la Tabla II la amplitud y de la frecuencia. A mayor entrada se obtiene un valor de continua mayor en el *gate* del transistor y por lo tanto, aumenta la corriente por el transistor y en consecuencia la amplitud de oscilación. Además, la corriente que consume el circuito es menor al 10% que entrega la TEG.

En la Figura 6 se presenta la variación del voltaje a la salida del rectificador cuando varía V_{IN} . Se observa en la Tabla II que el voltaje sube con la entrada ya que aumenta la amplitud de la oscilación y por lo tanto la salida del rectificador.

P_{IN} se calcula a partir de la corriente que sale de la fuente y entra a la resistencia interna que modelan la TEG.

La frecuencia de conmutación de las llaves esta directamente relacionada a la potencia consumida por la siguiente etapa que se expresa como $P_{out} = fCV_{out}^2$.

Además, como parámetro de desempeño se presenta en la Tabla II la eficiencia del bloque *Cold-Start*.




Fig. 6. Voltaje a la salida del rectificador, simulación del extraído variando V_{IN}

V_{IN}	20 mV	50 mV	90 mV
V_{osc} (V)	1.26	3.84	4.49
V_{RECT} (V)	1.27	6.13	7.20
f (kHz)	188.13	190.09	190.4
I_{INpico} (μA)	22.92	86.87	157.6
I_{IN} (μA)	4.4	16.2	44.5
P_{IN} (μW)	0.088	0.810	4
P_{OUT} (nW)	0.8	14.9	18.2
Eficiencia	0.9 %	1.8%	0.5%

TABLE II

COMPARACIÓN DE RESULTADOS PARA DISTINTOS VALORES DE ENTRADA.
DATOS OBTENIDOS A PARTIR DEL EXTRAÍDO DEL *layout*

También se verifica que se cumplan las especificaciones para los *corners* WP (*Worst Power*) y WS (*Worst Speed*).

A. Comparación con otros trabajos

	Este Trabajo	[9]	LTC3108 [11]	[3]	[5]	[2]	[1]
V_{INmin} (mV)	20	20(*)	20	40	57	9.2-12.3	17
V_{OUT} (V)	1.27	1.2	2.5, 3, 3.7, 4.5	1.1	1.8	1	1
V_{OUTCS} (V)	1.27	NR	NR	1	0.4 $V_{in}=57$ mV	0.4	1 $V_{in}=24$ mV
v_{osc} (V)	1.26	2.7(*)	2.5(**)	0.4 $V_{in}=40$ mV	0.035 $V_{in}=57$ mV	0.5	0.1 $V_{in}=24$ mV
Frec. (kHz)	188.13	70 (*)	62 (**)	5 000	2-38	3 900	1.15 $V_{in}=24$ mV
P_{IN} (μW)	0.088	21(*)	27(**)	NR	0.342 (***)	NR	7.8 $V_{in}=24$ mV, $I_{OUT}=1 \mu A$
Eficiencia CS	0.9%	NR	NR	NR	NR	NR	4% $V_{in}=24$ mV, $I_{OUT}=1 \mu A$

Todos los valores son para V_{IN} mínimo si no indica lo contrario. Los valores de [11] son del circuito completo. (*) Los resultados presentados en [9] son con un transformador externo y únicamente del oscilador del circuito *Cold-Start* sin carga. (**) Resultados experimentales tomados de [9] para el oscilador de [11] sin carga. (***) La potencia de entrada se mide durante el arranque, con la carga de la siguiente etapa. NR: No reportado.

TABLE III

COMPARACIÓN DE LOS RESULTADOS OBTENIDOS EN ESTE TRABAJO CON EL ESTADO DEL ARTE.

En la Tabla III se observa la comparación de los resultados obtenidos en el presente trabajo con el estado del arte. En [9] se presentan los resultados para el oscilador del circuito *Cold-Start* diseñado en [4] pero utilizando un transformador externo. Los resultados presentados en la Tabla III para [9] y para [11] son del oscilador solo, sin carga, los otros no especifican carga por lo que no se puede realizar una comparación estricta.

El consumo es mucho menor en el circuito diseñado en este trabajo. En [9] y [11] las medidas de consumo son del oscilador sin carga. Para el caso de [5] la comparación no es tan clara ya que no se especifica la carga. En [1] las

especificaciones de salida son similares a las del presente trabajo y también se obtiene un consumo mucho mayor.

Con menor voltaje de entrada se obtiene mayor amplitud que en los trabajos [1], [3] y [5].

El circuito de este trabajo es más ineficiente, sin embargo precisa menos potencia de entrada, lo que es beneficioso en el contexto de ultra baja tensión.

B. Conclusiones


Se desarrolla un método de cálculo de la amplitud de oscilación válido en todos los niveles de inversión y zonas de funcionamiento. Tiene limitaciones dadas por las no idealidades de canal corto y angosto del transistor, así como por el modelado en una tecnología SOI a través de un modelo *bulk*. El consumo es despreciable frente a la corriente que entrega la fuente TEG, permitiendo suministrar la mayor parte de la energía a los circuitos que se comanden mediante el *Cold-Start*. Se logró obtener el menor consumo encontrado en el estado del arte. Esto se debe en parte a la arquitectura seleccionada por la relación entre el consumo y el voltaje rectificado, a la optimización del diseño para el punto de funcionamiento elegido y eventualmente a cuestiones tecnológicas.

REFERENCES

- [1] M. Bender Machado, F. Nornberg, M. Sawan, C. Galup-Montoro, M. Cherem Schneider, "Analysis and design of the Dickson charge pump for sub-50 mV energy harvesting" *Microelectronics Journal*, vol.90, pp. 253–259, 2019
- [2] R. Radin, M. Sawan, C. Galup-Montoro, M. Schneider, "A 7.5-mV-Input Boost Converter for Thermal Energy Harvesting With 11-mV Self-Startup" *IEEE Transactions on Circuits and Systems II: Express Briefs* vol.67 pp. 1379–1383, 2020
- [3] B. Lim, J. Seo, S. Lee, "A Colpitts Oscillator-Based Self-Starting Boost Converter for Thermoelectric Energy Harvesting With 40-mV Startup Voltage and 75% Maximum Efficiency" *IEEE Journal of Solid-State Circuits*, vol.53, pp. 3293–3302, 2018
- [4] P. Garcha, D. El-Damak, N. Desai, J. Troncoso, E. Mazotti, J. Mullenix, S. Tang, D. Trombley, D. Buss, J. Lang, A. Chandrakasan "A 25 mV-startup cold start system with on-chip magnetics for thermal energy harvesting" *ESSCIRC 2017 - 43rd IEEE European Solid State Circuits Conference*, 2017
- [5] S. Bose, T. Anand, M. Johnston, "Integrated Cold Start of a Boost Converter at 57 mV Using Cross-Coupled Complementary Charge Pumps and Ultra-Low-Voltage Ring Oscillator" *IEEE Journal of Solid-State Circuits*, vol.54, pp. 2867–2878, 2019.
- [6] J.P. Colinge, "Silicon-on-Insulator Technology" Springer Science+Business Media New York, chap.4, 2004
- [7] M. Schneider, C. Galup-Montoro, "CMOS Analog Design Using All-Region MOSFET Modeling" Cambridge University Press, Cambridge, 2010
- [8] M. Daliri, M. Maymandi-Nejad, "Analytical model for CMOS cross-coupled LC-tank oscillator" *Circuits, Devices & Systems, IET*, vol.8, pp. 1–9, 2014
- [9] P. Garcha, "Fully integrated ultra low voltage cold start system for thermal energy harvesting" 2016
- [10] M. Siniscalchi, N. Gammarano, S. Bourdel, C. Galup-Montoro, F. Silveira, "Modeling a nanometer FD-SOI transistor with a basic all-region MOSFET model" *2020 IEEE Latin America Electron Devices Conference (LAEDC)*, 2020
- [11] Analog Devices, "Ultralow Voltage Step-Up Converter and Power Manager", LTC3108 Datasheet, 2019

Circuitos para cosecha de energía a ultra baja tensión

Sofia Boselli, Romina Gaudio, María Pía Grilli
Tutores: Mariana Siniscalchi, Fernando Silveira
Instituto de Ingeniería Eléctrica



¿Para qué sirven los sistemas de cosecha de energía a ultra baja tensión?

Convierten tensiones del orden de decenas de mV, que no son lo suficientemente grandes como para alimentar un circuito electrónico estándar, a valores mayores y regulados, como por ejemplo: 1.2 V, 1.8 V, 3 V y 5 V, utilizando como fuente de energía elementos disponibles en el ambiente.

Circuito de cosecha con componentes off-the-shelf

Se diseña, fabrica y testea un sistema demostrador de cosecha de energía utilizando componentes off-the-shelf. El sistema comprende una fuente de cosecha de energía, un módulo elevador de tensión y una aplicación.


Fuente de energía: generador termoelectrico (TEG). Se caracteriza experimentalmente para voltajes de entre 20 mV y 100 mV, y para diferencias de temperatura del orden de 3.5°C a 16.7°C.

Aplicación: nodo de una red de sensores inalámbricos que envíe mensajes a la mayor frecuencia posible.

Se **diseña un circuito** basado en LTC3108 para esta aplicación, se fabrica el PCB y se testea. Se concluye la viabilidad del sistema de cosecha conformado por la TEG, el PCB y el nodo.



Circuito integrado Cold-Start



Se desarrolla un **método de diseño** basado en un método iterativo de cálculo de la amplitud de salida del oscilador Meissner, utilizando un modelo para el transistor válido en todos los niveles de inversión y zonas de funcionamiento (ACM) en combinación con look-up tables con los parámetros del transistor según sus dimensiones.

Se realiza el layout y las simulaciones de los circuitos extraídos. Se verificó mediante simulaciones de corners del circuito extraído que se cumplen las especificaciones.

Se diseña un **circuito integrado Cold-Start** que implementa un elevador de tensión utilizando la tecnología XT018 que es del tipo SOI (Silicon Over Insulator).

El integrado debe poder ser alimentado con una TEG. Debe imponer un voltaje mínimo de 1.2 V a la salida cuando la tensión entrada es 20 mV y controlar un convertor elevador.

La arquitectura consiste de un **oscilador Meissner** y un **rectificador doblador de tensión**.

