

# “Amplificador para fotodiodo integrado con rechazo de DC por medio de la técnica de autozero”

*Alfredo Arnaud, Fernando Silveira*

*E-mail contact: aarnaud@iie.edu.uy.*

Instituto de Ingeniería Eléctrica – Univ.de la República Oriental del Uruguay

## Abstract:

*In this paper we study an integrated photodiode-amplifier with rejection to the continuous component of the light, intended to be employed in optical based sensors. The DC rejection is obtained by means of the autozero technique that is usually employed in offset and noise reduction in amplifiers. The design of an integrated circuit that uses this technique, in a  $0.8\mu$  CMOS technology, and for 3.3V of supply voltage is presented. We emphasize on the stability study for the photodiode-amplifier structures that are implemented.*


## Resumen:

*En este trabajo se estudia un amplificador con fotodiodo integrado y rechazo a la componente continua de la luz, a ser empleado en sensores ópticos. El rechazo a DC se logra utilizando la técnica de autozero popular para la reducción de ruido y offset en amplificadores. Se presenta el diseño de un circuito integrado que implementa esta técnica, para tensión de alimentación de 3.3V, en tecnología de  $0.8\mu$ . Se hace especial hincapié en el estudio de estabilidad de los amplificadores para fotodiodo implementados.*

## 1.- Introducción.

La aplicación objeto de este trabajo es la etapa de entrada de un sensor óptico para medir pequeñas rotaciones en el plano de polarización de la luz [2]. Un problema inherente a este sensor es los bajos niveles de señal manejados, inmersos en un offset de luz grande que limitan la performance del amplificador de entrada. Pretendemos diseñar un circuito capaz de realizar la tarea de amplificar la señal de interés, eliminado el offset en forma totalmente integrada (inclusive el fotodiodo), utilizando tecnología CMOS estándar, apuntando a bajo consumo y baja tensión de alimentación. El procesamiento posterior de la señal óptica es síncrono trabajando con una estructura parecida a un amplificador “lock-in” sencillo [9] incluyendo un multiplicador y filtro pasabajos. Como característica de nuestro sensor resaltamos que el ancho de banda de interés es muy reducido, a una frecuencia de interés baja dada por la frecuencia de modulación de la luz en el sensor del orden de cientos de hertz; llamaremos  $f_{\text{sensor}}$  a la frecuencia de la señal óptica de interés. Para un punto de operación típico esperamos recibir sobre el fotodiodo 1mW máximo de potencia óptica, con una relación señal/offset de hasta  $-30\text{db}$  o más aunque muy variable según la medida.

Fig.1: Conversor corriente voltaje (o amplificador modo corriente) para fotodiodo.



Pequeñas señales ópticas inmersas en un offset de luz grande es una característica bastante común en otros tipos de sensor óptico (ie.[8]); el offset puede ser inherente al sensor o debido a la luz ambiente. Clásicamente el offset se puede desacoplar aunque no es fácil para esquemas de bajo voltaje o completamente integrados<sup>1</sup>. Otra solución es realimentar el circuito de la figura 1 no solo a través de la resistencia R, sino a través de un integrador con salida en corriente que reste a la fotocorriente  $I_{\text{ph}}$  una corriente  $I_s$  igual a la media temporal  $\langle I_{\text{ph}} \rangle$  [4,5]. Nosotros buscamos alternativas a este esquema ya que las altas constantes de tiempo

<sup>1</sup> En [4] se presenta un esquema totalmente integrado para comunicación inalámbrica donde también se desea cancelar la luz ambiente. Este circuito trabaja a frecuencias varias décadas por encima de nuestro sensor.

involucradas hacen difícil una cancelación de este tipo completamente integrada; además siempre es deseable cancelar el offset a la entrada en forma independiente de la salida del amplificador. Si el comportamiento de la cancelación de offset está ligado a la salida (se ve afectado por variaciones por ejemplo de la ganancia (resistencia R)), hay que tener cuidado con el aumento de ruido y la estabilidad depende de la realimentación y el valor de R.

La idea detrás de la técnica del autozero [1] es sencilla; se trata de durante un breve lapso de tiempo tomar una muestra del offset y ruido en baja frecuencia de un amplificador y luego restarla al valor instantáneo de la señal contaminada de modo de cancelar el efecto no deseado de ruido y offset. En nuestro caso el problema es levemente diferente y pretendemos usar la misma técnica para cancelar un offset grande que acompaña a la señal de interés a la entrada del circuito conversor corriente-tensión del fotodiodo. El esquema planteado funciona de la siguiente forma: el fotodiodo se conecta a un conversor tensión corriente clásico (fig.1) pero en forma periódica se desconecta y se muestrea la fotocorriente. La corriente muestreada  $I_s$  se hace circular por el fotodiodo durante el tiempo subsiguiente mediante un circuito tipo memoria de corriente de modo que una vez vuelto a conectar el fotodiodo al conversor de la figura, la salida del mismo va a ser proporcional a  $(I_{ph} - I_s)$ . Resulta obvio que en el caso de una fotocorriente constante la salida del circuito es nula; en la sección siguiente vamos a describir el fenómeno en frecuencia que no es otra cosa que una aplicación de la técnica de autozero a la fotocorriente del diodo.

Se realizó el diseño de un circuito que integra un fotodiodo y el procesamiento de señal mediante la técnica descrita. El circuito diseñado está en fabricación en tecnología CMOS de  $0.8\mu$ .

Este trabajo está organizado de la siguiente forma: Primero se discutirá el fundamento teórico de la técnica del autozero y su aplicación al caso de estudio. Luego se describe el circuito diseñado a nivel del sistema y se estudian en detalle los bloques; se hace especial hincapié en el análisis de estabilidad de los amplificadores para fotodiodo. Finalmente se resumen los principales resultados, conclusiones y perspectivas.

## 2.- Fundamento teórico.

El proceso de autozero consiste en restar a una señal continua su versión muestreada. Suponiendo que el tiempo de muestreo  $T_{AZ}$  es mucho menor que el período de muestreo  $T_s$  (frecuencia  $f_s$ ), la respuesta en frecuencia  $X_{AZ}(f)$  de una señal a la cual se le aplica el proceso de autozero descrito la podemos hallar:


$$X_{AZ}(f) = \mathfrak{F}(x(t) - x_s(t)) = X(f) - \text{sinc}(f.T_s).e^{j\pi f T_s} \cdot \sum_{n=-\infty}^{\infty} X(f - nf_s); \quad (1)$$

donde el subíndice 's' se refiere a la señal muestreada y 'AZ' a la señal con proceso de autozero.  $x(t)$  es la señal original y  $X(f)$  su transformada de Fourier. Esta expresión la puedo escribir como:

$$X_{AZ}(f) = X(f).H_0(f) + H_n(f) \cdot \sum_{n=-\infty, n \neq 0}^{\infty} X(f - nf_s) \quad \begin{aligned} H_0 &= 1 - \text{sinc}(fT_s).e^{j\pi f T_s} \\ H_n &= \text{sinc}(fT_s).e^{j\pi f T_s} \end{aligned} \quad (2)$$


Se puede ver que una señal de DC pura es cancelada por efecto del autozero. Sin embargo si la señal no está limitada en ancho de banda van a aparecer componentes por efecto de 'aliasing'. En nuestro caso específicamente se trabaja con una frecuencia de autozero baja por lo que siempre va a estar presente este efecto ( $f_s < f_{\text{sensor}}$ ). En la figura 2 se muestra a las funciones  $H_0(f)$  que domina la transferencia en banda base y  $H_n(f)$  que multiplica a las componentes por aliasing. Nos interesa que  $H_0$  sea lo mas parecido posible a un pasa-altos mientras que  $H_n$  sea nula. Esto último dista de ser así; sin embargo aprovechando que la señal óptica de interés es extremadamente acotada en frecuencia, puedo hacer que  $f_{\text{sensor}}$  (frecuencia de la señal óptica) sea un múltiplo exacto de  $f_s$  de modo que no caigan componentes por aliasing en la banda de interés. Las componentes residuales por aliasing, serán removidas luego con el lock-in de procesamiento posterior. También coincide para múltiplos de  $f_s$  que el desfasaje impuesto por  $H_0$  es nulo y este hecho adquiere relevancia al multiplicar mi señal óptica por otra de referencia.

Un estudio más detallado de la técnica de autozero se presenta en [4] donde se discute la influencia de esta técnica respecto al ruido y el offset de los amplificadores.



### 3.1- Diseño del circuito - Esquema general.

En la figura 3 se muestra el esquemático del circuito implementado. El fotodiodo D1 es el elemento sensor, una juntura sustrato-pozo\_n de aproximadamente  $1\text{mm}^2$ . El mismo ya fue caracterizado para la tecnología de trabajo [3,10] y presenta una respuesta aproximada de  $0.4\text{A/W}$  en la longitud de onda de interés. La capacidad  $C_{\text{PH}}$  de la juntura se estima en  $C_{\text{PH}} = 70\text{pF}$ .



<sup>2</sup> El área grande se utiliza en sensores ópticos que trabajan a baja frecuencia para facilitar el acople de la luz [10].

Se seleccionó este tipo de fotodiodo porque su respuesta espectral no tiene diferencia sustancial con la de otros fotodiodos para esta tecnología pero presenta una capacidad sustancialmente menor lo cual adquiere relevancia al diseñar el sistema para que sea estable (ver 3.4, 3.5). Un resultado de usar este tipo de fotodiodo es que su ánodo debe conectarse a la tensión negativa de alimentación  $V_{SS}$ .

El convertor voltaje-tensión del fotodiodo está dado por U2 que es un amplificador de transconductancia al cual nos referiremos por OTA\_gm de aquí en más. El mismo se realimenta a través de la resistencia R1 externa<sup>3</sup> de valor nominal  $1M\Omega$  (para tener excursiones del orden de  $1V_{pp}$  a valores razonables de nuestra señal óptica). El condensador C1 asegura la estabilidad del sistema (ver sección 3.4) mientras que la llave T2 desconecta al fotodiodo de U2 durante el tiempo de muestreo de la fotocorriente.

Durante el tiempo de muestreo la fotocorriente  $I_{PH}$  se memoriza y el valor muestreado  $I_S$  se resta luego al valor instantáneo de  $I_{PH}$  hasta el siguiente instante de muestreo. La memoria de corriente está formada por U1 y U3 en una estructura inspirada en la memoria de corriente propuesta por Goncalves et al.[6] que asegura que la llave T1 trabaje siempre a la misma tensión de alimentación minimizando los efectos de inyección de carga dependiente de la señal y facilita la operación a baja tensión de alimentación. U1 es un OTA-gm similar a U2 mientras que U3 es una transconductancia lineal de  $0.25mS$  (ver 3.3).  $C_{SH}$  'memoriza' un voltaje que es luego transformado por U3 en la corriente  $I_S$ .  $R_S$  se coloca para asegurar la estabilidad (ver sección 3.5).

Las llaves T1 y T2 son transmission gates y van a operar a una tensión de  $1.3V$  ( $V_{BIAS}$ ), con una tensión de alimentación  $V_{DD}=3.3V$ . Al circuito se le deben proveer las señales **Hab1** y **Hab2** que comandan las llaves y las corrientes de polarización para U3 ('Gm\_25mS' o 'de realimentación' de aquí en mas) y para los OTA\_gm.




Fig.4: Layout del circuito. Circuitería y borde inferior del fotodiodo.

En la Fig.4 se puede ver el layout del circuito diseñado y enviado a fabricar en una tecnología de  $0.8\mu$ , con doble metal y doble poly. El área total de circuito (sin fotodiodo) es de  $0.075mm^2$  y se trabajó con un solo metal utilizando el segundo a los efectos de proteger la circuitería de la influencia de la luz. En la figura 5 se muestra una simulación de la salida  $V_{OUT}$  y  $V_A$  del circuito para una fotocorriente en forma de rampa.

Como parte de la metodología de trabajo previamente construimos un prototipo discreto que implementa la función de autozero. Utilizamos un fotodiodo-amplificador Burr-Brown OPT202, llaves CMOS y amplificadores operacionales estándar, resistencias y condensadores. El circuito se comportó como era esperado

<sup>3</sup> Se eligió una resistencia externa para variarla fácilmente en la etapa de prueba.

y se observaron algunos efectos previstos como la aparición de componentes en baja frecuencia por aliasing (ver gráfica 2).




Fig.5: Simulación del circuito extraído para una fotocorriente de entrada con forma de rampa. Notar que durante el autozero la salida  $V_{OUT}$  va a  $V_{Bias}$  amén de cierto offset. Las señales Hab1 y Hab2 son señales digitales y se grafican fuera de escala.

### 3.2 Diseño del Gm de realimentación.

En la fig.6 se muestra el esquema del Gm\_25mS diseñado que es un OTA simétrico. Para su diseño primero tomamos en consideración la máxima corriente de salida que debe ser capaz de entregar para poder cancelar la máxima corriente estimada de luz que arriba al fotodiodo  $I_{ph\_max} = 90\mu A$ . Luego fijo la excursión del punto A en 400mV. Elegir valores pequeños para este voltaje resulta en una estabilidad más comprometida del sistema (ver 3.5) y además incrementa el ruido ya que pequeñas variaciones en  $V_A$  pueden causar variaciones más grandes en la corriente de cancelación  $I_S$ . De esta manera fijo el valor de  $Gm = I_{OUT}/(I_{n+} - I_{n-})$ :

$$Gm = \frac{100\mu A}{0.4V} = 0.25mS. \quad \text{Para este circuito: } Gm = B \cdot gm_1 \Rightarrow \left( \frac{gm_1}{I_D} \right)_1 = \frac{2 \cdot Gm}{B \cdot I_{Bias}} \quad (3)$$

Con la ecuación (3) y las siguientes consideraciones:

- $B \cdot I_{Bias}$  debe ser del orden de  $I_{ph\_max}$  para que la cancelación sea eficiente del punto de vista del consumo.
- Los transistores  $M_1$  deben ir polarizados en inversión fuerte para aumentar el rango de linealidad a la salida del gm. Si bien este requisito no afecta cualitativamente al circuito se puede ver que resulta beneficioso desde el punto de vista del ruido y estabilidad.

Como solución de compromiso tomo  $B = 3$ ,  $I_{bias} = 61\mu A$ ; queda  $(gm/I_D)_1 \cong 3$  lo que conduce a un tamaño reducido para  $M_1$ . El producto  $B \cdot I_{Bias} = 183\mu A$  es el doble que la máxima corriente a extraer y estamos desperdiciando corriente consumida, pero tomamos el criterio de sobredimensionar y de todos modos podemos corregir este valor variando  $I_{Bias}$  en la etapa de test. Se tuvo especial cuidado en diseñar para  $V_{DD} = 3.3V$ .





Fig.6: Diagrama del Gm de realimentación (derecha) y respuesta para  $I_{bias} = 31, 61 \mu A$  (arriba).



#### Algunos datos simulados del GM:

Gm: .25mS  
Rango modo común: 0.1-1.9V

Capacidad de entrada: 40fF  
Impedancia de salida:  $R_{OUT1} \approx 100k\Omega$


### 3.3 Diseño de los OTA\_gm

Para el diseño de los OTA\_gm se utilizó una topología igual a la de la figura 6; variando las dimensiones de los transistores. En este caso nos interesa tener un Gm lo más grande posible por lo que los transistores de entrada se van a polarizar en inversión débil. La corriente de polarización se eligió de modo de poder garantizar la corriente de realimentación por la resistencia R1(fig.3) aún para bajos valores de la misma resultando en  $I_{Bias} = 60 \mu A$ . Para el transistor de entrada se seleccionó un tamaño moderado resultando en un  $gm/I_D$  de 13. Los espejos se trata de polarizarlos en inversión fuerte de modo de reducir el offset por mismatch, y tal como en el caso del Gm de realimentación tuvimos cuidado de verificar el punto de operación para  $V_{DD} = 3.3V$  ajustando los tamaños para tener valores razonables de  $V_{SAT}$  y  $V_{GS}$ .

	$gm/I_D$	$I_D (\mu A)$	$gm (\mu S)$	$V_{SAT} (mV)$	$V_{GS} (V)$
M1	13	31	400	90	1
M4a	3.3	31	100	400	1.3
M4c	3.4	92	315	400	1.3
M5	2.2	92	200	690	1.65


Tabla 1: Datos de polarización de transistores en los OTA\_gm

Fig.7: a) Ganancia y b) fase en lazo abierto ( $I_{OUT}/V_{IN}$ ) para los OTA\_gm a diferentes corrientes de bias y capacidad de carga (Cl).



Características simuladas (@ $I_{bias}=61\mu A$ ):

Gm: 1.2mS  
 Capacidad de entrada: 0.2pF  
 Impedancia de salida: 170k $\Omega$   
 Rango modo Común: 0.2 – 2.2V



### 3.4 Diseño de la conversión I-V para el fotodiodo.

El circuito de conversión I-V del fotodiodo (fig.1 con  $R=R_1$ ) plantea el problema de la capacidad parásita de la juntura PN de área grande lo cual afecta la estabilidad del circuito. La ganancia en lazo abierto del circuito viene dada por:


$$A\beta = \frac{gm.R_1}{(1 + j\omega R_1 C_{IN})(1 + j\omega R_1 C_L)}$$

donde la ganancia A se determinó según el esquema de la figura 8.b y el lazo de realimentación  $\beta = \frac{1}{R_1}$  (en la figura aparece  $C_{p1}$  correspondiente a la capacidad parásita del pad que conecta  $R_1$ ;  $C_{IN} = C_{ph} + C_{p1} = 120pF$  como peor caso). La ganancia en lazo cerrado viene dada por:

$$A_{CL} = \frac{A}{1 + A\beta} = \frac{gm.R_1^2}{(1 + j\omega R_1 C_{IN})(1 + j\omega R_1 C_L) + gm.R_1} \quad (4)$$

Como vemos al haber una capacidad a la entrada aparece un segundo polo en  $A\beta$  que puede volver al sistema cercano a la inestabilidad. Una solución clásica a este problema es agregar un condensador pequeño  $C_{real}$  ( $C_1$  en la fig.3) en paralelo con R. El resultado es que ahora  $\beta = \frac{1 + j\omega R C_{real}}{R}$  y la aparición de un cero en la transferencia  $A\beta$  corrige el margen de fase aunque  $C_{real}$  también va a reducir el ancho de banda. En nuestro caso las capacidades parásitas son fijas pero vamos a querer probar el circuito para diferentes valores de R. En principio diseñamos para  $R=1M\Omega$  y en caso de resistencias menores agregaremos un capacitor externo.

**Fig.8:** Circuito del amplificador de fotodiodo (a) y esquema para calcular la transferencia en lazo abierto (b).



Queremos hacer notar que la capacidad  $C_{real}$  se puede asociar a una capacidad de Miller al compensar amplificadores. Esta asociación válida también para la compensación con  $R_S$ - $C_{real}$  de la sección siguiente, ayuda a comprender en forma cualitativa el comportamiento del circuito y los beneficios de la capacidad de realimentación desde el punto de vista de la estabilidad.

En la figura 9 se muestra una gráfica del margen de fase y el ancho de banda (definido como la caída 3db) en función de la capacidad  $C_{real}$  para diferentes valores de la resistencia R. En nuestro caso optamos por un valor  $C_{real} = 11\text{pF}$  que asegura un buen margen de fase aunque limita un poco el ancho de banda que no es crítico en esta aplicación.




Fig.9: Simulación sobre el circuito amplificador-fotodiodo extraído, del margen de fase y caída 3dB al variar  $C_{real}(C1)$ . El margen de fase crece y el ancho de banda decrece al aumentar  $C_{real}$ .

### 3.5 Diseño de la memoria de corriente.

La memoria de corriente estaba inicialmente pensada sin la resistencia  $R_S$ . Nos interesa que durante el tiempo de muestreo el circuito formado por el OTA U1 y el lazo de realimentación ( $U3 \parallel C_{SH}$ ) sea estable además de alcanzar el valor final muestreado en un tiempo reducido. Al analizar el circuito como en la fig.8, vemos que este caso al no haber pad hacia afuera  $Z_L$  puede suponerse mucho menor ( 0.1 pF estimado ), pero igual es de esperar que el circuito presentará problemas de estabilidad ya que la situación es similar a la de la sección 3.4, con una resistencia de realimentación dada por el transconductor de 0.25mS, equivalente a 4k $\Omega$ . En la gráfica 10a para la traza correspondiente a  $R=0$  puede observarse el margen de fase en esta situación el cual resulta bastante acotado aun para una capacidad  $C_{SH} = 22\text{pF}$  ( $C_{SH}=C_{real}$  ahora) que fue la elegida.

Para corregir este problema planteamos colocar una resistencia  $R_S$  en serie con  $C_{SH}$ . Podemos realizar un análisis como en el caso anterior; con un esquema similar al de la fig.8. En este caso  $Z_{IN} = C_{IN} \parallel R_{out2} \parallel (C_{SH} \oplus R_S)$ ,  $Z_L = C_L \parallel R_{out1} \parallel (C_{SH} \oplus R_S)$  siendo  $R_{out1,2}$  las impedancias de salida del gm de realimentación y del gm\_OTA respectivamente,  $C_{IN}=C_{ph}$  y el símbolo  $\oplus$  significa impedancias en serie. Al realimentar usando un gm además de la rama  $R_S$ - $C_{SH}$  tenemos que tomar:

$$\beta = gm_2 + \frac{jwC_{SH}}{1 + jwC_{SH}R_S}, \quad (6)$$

siendo  $gm_2$  la transconductancia del gm de realimentación (llamaremos  $gm_1$  a la del OTA\_gm). La ganancia en lazo abierto puede calcularse entonces:

$$A\beta = \frac{R_{out1}R_{out2} \cdot gm_1 gm_2 \cdot [1 + jwC_{SH}(R_S + 1/gm_2)](1 + jwR_S C_{SH})}{[1 + jw((R_{out2} + R_S)C_{SH} + R_{out2}C_{ph}) - w^2 R_{out2}R_S C_{ph} C_{SH}][1 + jw((R_{out1} + R_S)C_{SH}) - w^2 R_{out1}R_S C_L C_{SH}]} \quad (7)$$

En la gráfica 10a se muestra la evolución del margen de fase al variar  $C_{SH}$  para diferentes valores de  $R_S$ . La mejora es notoria en cuanto a la estabilidad. El motivo de este comportamiento surge al analizar la ec.7. Este sistema tiene dos ceros y cuatro polos. Con un poco de trabajo se puede mostrar que todos polos son reales. En la gráfica 11 se muestra la posición de los polos y ceros al variar  $R_S$  para una capacidad  $C_{SH} = 22\text{pF}$ . Aquí se justifica el aumento del margen de fase con  $R_S$  ya que los polos de baja frecuencia permanecen casi constantes



mientras que dos ceros y un polo se van desplazando hacia bajas frecuencias. En la gráfica 10b se muestra el ancho de banda (f3db de aquí en más) medido como la caída 3db en la respuesta en lazo cerrado  $A/(1 + A\beta)$ . A partir del caso donde  $R_S=0$  se observa que f3db cae para valores pequeños y después comienza a aumentar para valores más grandes de  $R_S$ . Para valores del orden de los  $25k\Omega$  se ve que el ancho de banda aumenta drásticamente. Respecto a este aumento observar que a medida que se aumenta la resistencia se compromete la estabilidad; en realidad no debe sorprender que se extienda el ancho de banda grandemente ya que la gráfica 7 prevé un  $f_T$  del orden de  $100MHz$  para capacidades de carga de  $1pF$  y nosotros al poner una resistencia en serie estamos reduciendo la influencia del  $C_{SH}$  a la salida ( $Z_L$ ). Observar que el efecto de aumentar  $R_S$  en  $Z_L$  es traer un cero cerca del polo de baja frecuencia. Como resultado se puede observar en las simulaciones del circuito en lazo cerrado, doublets polo-cero que afectan levemente la amplitud a frecuencias mucho menores que f3db.





Fig.10 (arriba): Margen de fase (a) y frecuencia de caída 3dB (b) en función de  $C_{SH}$  ( $C_{real}$ ) para distintos valores de  $R_S$  en el circuito de la memoria de corriente y con T1 cerrada.

Fig.11 (derecha): Posición de polos y ceros al variar  $R_S$ .



Tomamos finalmente un criterio conservador para la elección de  $R_S$  y  $C_{SH}$ :  $C_{SH} = 22pF^4$  que era el inicialmente elegido.  $R_S$  se fija en  $10k$  que vemos aumenta grandemente la estabilidad aunque reduce un poco el ancho de banda. En nuestro caso nos interesa el tiempo de respuesta para una muestra de la corriente por el fotodiodo; es decir que  $V_A$  alcance su valor final, sin oscilar, en el menor tiempo posible. Para los tiempos grandes que manejamos esto parece no ser una limitación, y obtuvimos un tiempo simulado de  $1.5\mu s$  sobre el circuito extraído, para un error del  $1/1000$  en la corriente muestreada que parece mas que razonable. Finalmente el sistema en lazo cerrado es bastante mas complicado que un sistema de  $2^\circ$  orden y no podemos sacar conclusiones precisas sobre el tiempo de respuesta a partir de las gráficas 10 u 11. Al tener un "doublet" polo-cero a baja frecuencia es de esperar que el tiempo de respuesta esté dominado por el mismo y no por la caída 3db. Este hecho se verifica en las simulaciones donde se ve que el tiempo para alcanzar una precisión del  $1/1000$  p.ej en una muestra, no varía sustancialmente con  $R_S$  aunque si varía la caída 3db.

<sup>4</sup>. Un valor grande disminuye posibles errores por inyección de carga a la vez que reduce el ruido de la memoria de corriente fuera del instante de muestreo (no se va a discutir).

#### 4.- Conclusiones y perspectivas.

Un esquema para un fotodiodo-amplificador integrado con rechazo de DC por medio de la técnica de autozero fue presentado en este trabajo. Las simulaciones y pruebas con componentes discretos han probado un funcionamiento adecuado. Resta aún probar el circuito integrado en tecnología 0.8 $\mu$  que ya se envió a fabricar. La aplicación objeto sería un sensor óptico que recibe una señal pequeña a baja frecuencia, inmersa en un offset de luz grande.

El circuito integrado se diseñó para tensión de alimentación de 3.3V y solo un componente externo con fines de prueba. El consumo total del circuito es de aproximadamente 0.75mA nominal aunque se puede reducir por 2 o 4 en este diseño según los rangos de fotocorriente y componentes externos a usar.

Hemos estudiado en detalle el tema de la estabilidad (margen de fase) en circuitos tipo conversor corriente-voltaje con una capacidad a la entrada apreciable. Primero se analiza el caso clásico de agregar una capacidad en paralelo con la resistencia de realimentación para compensar y luego estudiamos el efecto de agregar una nueva resistencia en serie con este condensador. Esta modificación ha probado favorecer la estabilidad del circuito bajo ciertas condiciones. Ambas técnicas se aplican en nuestro circuito.

A futuro pretendemos implementar otras etapas del procesamiento de señal óptica en forma integrada. También mejorar y estudiar el espacio de diseño para el sistema presentado. La idea es basados en este prototipo arribar a la mejor configuración para la aplicación de ejemplo (el sensor polarimétrico) y rediseñar en particular para minimizar el consumo donde no hemos puesto especial énfasis<sup>5</sup>.

#### Agradecimientos:

Queremos finalmente agradecer a la Comisión de Investigación Científica (CIC) de la Facultad de Ingeniería y a la Comisión Sectorial de Investigación Científica (CSIC) de la Universidad de la República por su apoyo económica para la realización de este trabajo.

#### Referencias:

- [1] C.C.Enz, G.C.Temes, "Circuit Techniques for reducing the effects of Op-Amp Imperfections: Autozeroing , Correlated Double Sampling, and Chopper Stabilization", Proceedings of the IEEE, Vol.84, N° 11, Nov.1996.
- [2] A.Arnaud, F.Silveira, E.M.Frins, A.Dubra, D.Perciante, J.Ferrari. "Precision synchronous polarimeter with linear response for the measurement of small rotation angles." Applied Optics/Vol.39,N° 16/Junio 2000. pp.2601-2604.
- [3] Alfredo Arnaud, Fernando Silveira,"Experiencias en diseño y prueba de fotodetectores en circuitos integrados standard: del fotodiodo a la cámara CMOS",*Proceedings of the VI Iberchip Workshop*, pp.225-234 / Sao Paulo March 2000.
- [4] K.Phang, D.A.Johns, "A 3V CMOS Optical Preamplifier with DC Photocurrent Rejection", Proc. 1998 IEEE-ISCAS, Vol.I pp.305-308.
- [5] M.Stitt, W.Meinel, "OPT201 Photodiode-Amplifier Rejects Ambient Light", AB-061, Burr-Brown Corp. Application Bulletin.
- [6] R.T.Goncalves, S.Noceti Filho, M.C.Schneider, C.Galup Montoro, "Digitally Programmable Switched Current Filters", Proc.IEEE-ISCAS, Vol.1, pp 258-261, May 1996.
- [7] C.D.Motchenbacher, J.A.Connelly, "Low-Noise Electronic System Design",John Wiley & Sons, 1993.
- [8] Y.N. Ning, Z.P. Wang, A.W. Palmer, K.T.V. Grattan and D.A. Jackson, "Recent progress in optical current sensing techniques", Rev. Sci. Instrum. 66(5), 3097-3111 (1995).
- [9] M. L. Meade, "Lock-in Amplifiers: principles and applications", (Peter Peregrinus, UK, 1983).
- [10] A.Arnaud "Optical based sensors and their Signal Conditioning" – Tesis de Maestría, Universidad de la República – Fac.de Ingeniería, Montevideo Mayo 2000.

---

<sup>5</sup> La expansión de aplicaciones portátiles hace de especial interés el análisis de circuitos novedosos que permitan bajar el consumo de energía drásticamente así que, aunque nuestra aplicación no requiere microconsumo, sería bueno explorar la posibilidad y creemos que la arquitectura con modificaciones puede ser apta para ello.