Título:
Sub-1 V, 4 nA CMOS voltage references with digitally-trimmable temperature coefficient
Otros títulos:
Coordinador:
Director:
Compilador:
Autor:
Luong, Peter
Christoffersen, Carlos
Rossi, Conrado
Dualibe, Carlos
Christoffersen, Carlos
Rossi, Conrado
Dualibe, Carlos
Tutor:
Tipo de documento:
Ponencia
Editor:
Palabras clave:
CMOS digital integrated circuits
Low-power electronics
Reference circuits
Low-power electronics
Reference circuits
Descriptores:
Electrónica
Año de publicación:
2014
Contenido:
Resumen:
Two architectures for MOS-only low power voltage references with digitally-trimmable temperature coefficient are proposed in this work. A test chip implements them in a 0.35 µm CMOS process. A design methodology for both architectures, performance figures and preliminary test results are presented. Each circuit consumes around 4 nA and operates down to 0.95 V or better with a simulated temperature coefficient of 18 ppm/° C in the -20°C to 80°C range.
Descripción:
Trabajo enviado a 12th International New Circuits and Systems Conference (NEWCAS), 2014.
metadata.articulos.dc.description.uri:
Editorial:
EN:
Financiadores:
Citación:
Luong, P, Christoffersen, C, Rossi Aicardi, C, Dualibe, C. "Sub-1 V, 4 na CMOS voltage references with digitally-trimmable temperature coefficient" Publicado en: Proceedings of the IEEE 12th International New Circuits and Systems Conference (NEWCAS), Trois-Rivieres, QC, Canada, 22-25 jun, 2014, pp. 345-348, doi: 10.1109/NEWCAS.2014.6934053.
Citación:
metadata.articulos.cc.license.name:
ISBN:
e-ISBN:
ISSN:
ISMN:
Otros identificadores:
Cobertura geográfica:
Cobertura temporal:
Departamento académico:
Electrónica
Grupo de investigación:
Microelectrónica
Licencia:
Licencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0)
Colecciones:
| Ficheros | Descripción | Tamaño | Formato | ||
|---|---|---|---|---|---|
| LCRD14.pdf | — | 503.79 KB | Adobe PDF |