Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/20.500.12008/21263

Título:

MOSFET mismatch in weak/moderate inversion : model needs and implications for analog design

Otros títulos:

Coordinador:

Director:

Compilador:

Autor:

Flandre, Denis
Serrano Gotarredona, T
Linares-Barranco, B
Silveira, Fernando
Vancaillie, L

Tutor:

Tipo de documento:

Artículo

Editor:

Palabras clave:

MOSFET circuits
Analog design
Mismatch measurements

Descriptores:

ELECTRÓNICA

Año de publicación:

2003

Contenido:

Resumen:

Based on mismatch measurements performed on very different CMOS technologies and large operating temperature range, we propose to model more adequately the mismatch in weak and moderate inversion by adding a new term related to the mismatch of the body effect factor dependence on the gate voltage. The model is introduced in a top-down analog design methodology, applied to the current mirror case, revealing some nonobvious design rules as well as typical misconceptions.

Descripción:

Postprint
Trabajo presentado en ESSCIRC 2004. 29th European Solid-State Circuits Conference, Estoril, Portugal, 2003

metadata.articulos.dc.description.uri:

Editorial:

ESSCIRC

EN:

Financiadores:

Citación:

Flandre, D, Serrano Gotarredona, T., Linares-Barranco, B., Silveira, F, Vancaillie, L. MOSFET mismatch in weak/moderate inversion : model needs and implications for analog design [en línea] ESSCIRC 2004. 29th European Solid-State Circuits Conference, Estoril, Portugal, 2003

Citación:

metadata.articulos.cc.license.name:

ISBN:

e-ISBN:

ISSN:

ISMN:

Otros identificadores:

Cobertura geográfica:

Cobertura temporal:

Departamento académico:

Electrónica

Grupo de investigación:

Microelectrónica

Licencia:

Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND)

Colecciones:

Publicaciones académicas y científicas
FicherosDescripciónTamañoFormato
VSLSF03.pdf — 113.9 KB Adobe PDF
Mostrar el registro Dublin Core completo del ítem