| Metadato | Etiqueta | Valor | Idioma |
|---|---|---|---|
| dc.contributor.author | Autor | Ferrer, Daniel | es |
| dc.contributor.author | Autor | González, Ramiro | es |
| dc.contributor.author | Autor | Fleitas, Roberto | es |
| dc.contributor.author | Autor | Pérez Acle, Julio | es |
| dc.contributor.author | Autor | Canetti, Rafael | es |
| dc.date.accessioned | Fecha ingreso | 2019-07-03T16:36:20Z | - |
| dc.date.available | Fecha disponible | 2019-07-03T16:36:20Z | - |
| dc.date.issued | Año de publicación | 2004 | es |
| dc.date.submitted | Fecha de subida | 20190703 | es |
| dc.description.abstract | Resumen | Se presenta una implementación FPGA de una red neuronal del tipo perceptrón multicapa. El sistema está parametrizado tanto en aspectos relacionados con la red neuronal (e.g.: cantidad de capas y cantidad de neuronas en cada capa) como en aspectos de implementación (e.g.: ancho de palabra, factores de pre-escalado y cantidad de multiplicadores disponibles). Esto permite utilizar el diseño para la realización de diferentes redes, o ensayar diferentes compromisos área-velocidad simplemente recompilando el diseño. Se utilizó aritmética de punto fijo con pre-escalado configurable para cada capa. El sistema fue testeado sobre una placa ARC-PC! de Altera'". Se implementaron varios ejemplos de diferentes dominios de aplicación, mostrando la flexibilidad y facilidad de uso del circuito obtenido. Se obtuvo una aceleración apreciable del algoritmo en comparación con una solución "solo software" basada en el toolbox de Matlab para redes neuronales, incluso apesar de que la placa utilizada es bastante antigua. | es |
| dc.identifier.citation | Citación | Ferrer, D., González, R, Fleitas, Roberto, Pérez Acle, J., Canetti, R. NeuroFPGA : Implementando redes neuronales artificiales en dispositivos lógicos programables [en línea] 1as. Jornadas sobre Electrónica Industrial y Control Automático, Montevideo, Uruguay, 2004. | es |
| dc.identifier.uri | URI | https://hdl.handle.net/20.500.12008/21280 | - |
| dc.language | metadata.dc.language | es | es |
| dc.publisher | Editorial | UR. FING | es |
| dc.rights | Derechos | Las obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014) | es |
| dc.rights.licence | Licencia | Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND) | es |
| dc.subject.other | Descriptores | ELECTRÓNICA | es |
| dc.title | Título | NeuroFPGA : Implementando redes neuronales artificiales en dispositivos lógicos programables | es |
| dc.type | Tipo de documento | Artículo | es |
| udelar.academic.department | Departamento académico | Electrónica | - |
| udelar.academic.department | Departamento académico | Electrónica | - |
| udelar.academic.department | Departamento académico | Sistemas y Control | - |
| udelar.academic.department | Departamento académico | Sistemas y Control | - |
| udelar.investigation.group | Grupo de investigación | Control | - |
| udelar.investigation.group | Grupo de investigación | Electrónica Aplicada | - |
| udelar.investigation.group | Grupo de investigación | Control | - |
| udelar.investigation.group | Grupo de investigación | Electrónica Aplicada | - |
Colecciones:
| Ficheros | Descripción | Tamaño | Formato | ||
|---|---|---|---|---|---|
| FGFPC04.pdf | — | 4.59 MB | Adobe PDF |